情報処理装置における割り込み処理方式

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：鳥居洋
公報種別：公開公報
出願番号（国際出願番号）：特願平11-260162
公開番号（公開出願番号）：特開2001-084149
出願日： 1999年09月14日
公開日（公表日）： 2001年03月30日
要約：

【要約】【課題】遅延スロットを持つ命令を処理するパイプライン方式のCPUにおいて、遅延直後に割り込みを受け付けた場合に、簡易な方法で問題発生をなくす割り込み処理方式を提供する。【解決手段】この発明の割り込み処理方式は、遅延スロットを持つ遅延命令をパイプライン処理するCPUにおいて、命令を解読する命令デコーダ1と、命令によって設定の可能なフラグレジスタ2と、を有し、フラグレジスタ2の状態により、遅延命令の直後の割り込みを有効または無効に切り替える。

請求項（抜粋）：

遅延スロットを持つ遅延命令をパイプライン処理する情報処理装置において、命令によって設定の可能な少なくとも一つのフラグレジスタを有し、フラグレジスタの状態により、遅延命令の直後の割り込みを有効または無効に切り替えることを特徴とする情報処理装置における割り込み処理方式。

IPC (2件)：

G06F 9/46 310 , G06F 9/38 310

FI (2件)：

G06F 9/46 310 Q , G06F 9/38 310 E

Fターム (3件)：

5B013AA11 , 5B098AA02 , 5B098BB08

引用特許：

審査官引用 (7件)

割込み処理方式
公報種別：公開公報出願番号：特願平3-301471 出願人：株式会社東芝
割込み監視制御装置
公報種別：公開公報出願番号：特願平7-062498 出願人：株式会社東芝
特許第2748822号

全件表示

前のページに戻る