特許
J-GLOBAL ID：200903043942621449
炭化珪素半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊藤 洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-069185
公開番号（公開出願番号）：特開2002-270839
出願日： 2001年03月12日
公開日（公表日）： 2002年09月20日
要約：
【要約】【課題】 オン低抗低減効果のある蓄積モードMOSFETのオン抵抗をさらに低減し、かつ、ゲート酸化膜寿命の低下を防止する。【解決手段】 表面チャネル層5のうち、n-型エピ層2の表面部との境界部5aを比較的高い不純物濃度のエピ層で形成する。その後、表面チャネル層5のうち、ゲート酸化膜7との境界部5bを比較的低い不純物濃度のエピ層で形成する。このように、表面チャネル層5のうち、Rchannelを効果的に低減するゲート酸化膜7の近傍の不純物濃度を低くし、Racc-driftに影響のあるn-型エピ層2の表面部近傍の不純物濃度を高くすることで、Rchannel+Racc-driftの抵抗成分を効果的に低減できる。また、結晶欠陥が無いエピ層で形成された表面チャネル層5の上にゲート酸化膜7を形成しているため、寿命の低下を防止できる。
請求項（抜粋）：
主表面及び主表面と反対面である裏面を有し、炭化珪素よりなる第1導電型の半導体基板(1)と、前記半導体基板の主表面上に形成され、前記半導体基板よりも高抵抗な炭化珪素よりなる第1導電型の半導体層(2)と、前記半導体層の表層部の所定領域に形成され、所定深さを有する第2導電型のベース領域(3)と、前記ベース領域の表層部の所定領域に形成され、該ベース領域の深さよりも浅い第1導電型のソース領域(4)と、前記ベース領域の表面部の表面部上において、前記ソース領域と前記半導体層とを繋ぐように形成された、炭化珪素よりなる第1導電型の表面チャネル層(5)と、前記表面チャネル層の表面に形成されたゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されたゲート電極(8)と、前記ベース領域及び前記ソース領域に接触するように形成されたソース電極(10)とを備え、前記表面チャネル層のうち、前記半導体層の表面部との境界部(5a、5d)の不純物濃度が前記ゲート絶縁膜との境界部(5b、5e)の不純物濃度に比べ高くなっていることを特徴とする炭化珪素半導体装置。
IPC (3件)：
H01L 29/78 652
, H01L 29/78
, H01L 21/336
H01L 29/78 652 T
, H01L 29/78 652 E
, H01L 29/78 652 J
, H01L 29/78 658 E
