特許
J-GLOBAL ID：200903044612718744
半導体装置
発明者：
出願人/特許権者：
代理人 (2件)：
矢作 和行
, 野々部 泰平
公報種別：公開公報
出願番号（国際出願番号）：特願2006-079155
公開番号（公開出願番号）：特開2007-258363
出願日： 2006年03月22日
公開日（公表日）： 2007年10月04日
要約：
【課題】IGBTとFWDを同一の半導体基板に形成してなる半導体装置において、小型化と電力損失の低減を両立した半導体装置を提供する。【解決手段】トレンチゲート構造のIGBTとFWDを同一の半導体基板101に形成してなる半導体装置100であって、半導体基板101の平面方向において、半導体基板101の第1主面表層に形成され、トレンチ103が貫通配置されたベース領域102を、トレンチ103によって、エミッタ領域106を含み、エミッタ電極107に接触する複数の第1領域102aと、エミッタ領域106を含まない複数の第2領域102bとに区画し、複数の第2領域102bの一部をエミッタ電極107に接触するようにした。【選択図】図1
請求項（抜粋）：
第1主面及び第2主面を有する第1導電型の半導体基板と、
前記半導体基板の第1主面側表層に選択的に形成された第2導電型の第1半導体領域と、
前記第1主面より前記第1半導体領域を貫通し、底面が前記半導体基板に達するトレンチと、
前記トレンチの底面及び側面上に形成された絶縁膜を介して、前記トレンチを埋める第1電極と、
前記トレンチの側面部位に隣接し、前記第1半導体領域内の第1主面側表層に選択的に形成された第1導電型の第2半導体領域と、
前記第1半導体領域の一部及び前記第2半導体領域に共通に接触した第2電極と、
前記半導体基板の第2主面側に選択的に形成された第2導電型の第3半導体領域と、
前記半導体基板の第2主面側に、前記第3半導体領域の形成範囲を除いて選択的に形成された第1導電型の第4半導体領域と、
前記第3半導体領域及び前記第4半導体領域に共通に接触した第3電極と、を含む半導体装置であって、
前記半導体基板の平面方向において、前記第1半導体領域は、前記トレンチによって、前記第2半導体領域を含み、前記第2電極に接触する複数の第1領域と、前記第2半導体領域を含まない複数の第2領域とに区画され、
複数の前記第2領域のうち、一部の前記第2領域が前記第2電極に接触していることを特徴とする半導体装置。
IPC (4件)：
H01L 27/04
, H01L 29/78
, H01L 29/861
, H01L 29/739
H01L29/78 657D
, H01L29/91 C
, H01L29/78 655B
, H01L29/78 655A
, H01L29/78 653A
