特許
J-GLOBAL ID：200903037659869345
絶縁ゲート型トランジスタ及びインバータ回路
発明者：
出願人/特許権者：
代理人 (3件)：
吉田 茂明
, 吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2004-115077
公開番号（公開出願番号）：特開2005-101514
出願日： 2004年04月09日
公開日（公表日）： 2005年04月14日
要約：
【課題】FWD内蔵型の絶縁ゲート型トランジスタにおいて、ダイオード動作におけるリカバリー特性を改善する。【解決手段】IGBTセル毎に、ウエル状のPベース層2を形成し、その直下の裏面側部分にコレクタP+層5及びカソードN+層4を形成する。各IGBTセルのPベース層2は、1)主トレンチ6によってその底部2BFが貫通され且つエミッタ領域3を有する平坦領域2FRと、2)平坦領域2FRを挟み込む第1及び第2サイド拡散領域2SDR1,2SDR2を有している。第1サイド拡散領域2SDR1はカソードN+層4の直上に位置しており、両サイド拡散領域2SDR1,2SDR2の底部2BS1,2BS2の縦断面形状は、緩やかに変化する放物線を成す。尚、コレクタP+層5をカソードN+層4で置き換えるならば、本構造の特徴部は、パワーMOSFETにも適用可能である。【選択図】図1
請求項（抜粋）：
第1主面及び第2主面を備える第1導電型の半導体基板と、
前記半導体基板の前記第1主面より前記半導体基板内へ向けてウエル状に形成されており、第1サイド拡散領域と、前記第1サイド拡散領域に対向する第2サイド拡散領域と、前記第1サイド拡散領域と前記第2サイド拡散領域との間に位置しており且つ前記第1主面と略平行であり略平坦面を成す底面を備える平坦領域とを備える、第2導電型の第1半導体層と、
前記第1主面より前記第1半導体層の底面を貫通しており、前記半導体基板の内で前記第1半導体層の直下部分に位置する底部を備える主トレンチと、
前記主トレンチの前記底部及び側面上に全面的に形成された絶縁膜と、
前記絶縁膜上に全面的に形成されて前記主トレンチを充填する制御電極と、
前記第1主面より前記第1半導体層の前記平坦領域内へ向けて形成されており、前記第1主面に位置する上面と、前記上面に対向して底部を成す下面と、前記上面と前記下面とで挟まれ互いに対向し合う第1及び第2側面とを備えている前記第1導電型の第2半導体層と、
前記第2半導体層の前記上面上及び前記第1半導体層の前記第1サイド拡散領域上に形成された第1主電極と、
前記半導体基板の前記第2主面より前記半導体基板内へ向けて形成された前記第1導電型の第4半導体層と、
前記半導体基板の前記第2主面上に形成され、前記第4半導体層と電気的に導通した第2主電極とを備え、
前記第2半導体層の前記第1側面は前記主トレンチの前記側面と結合しており、
前記第1主面に対する前記第1サイド拡散領域の底面の深さは、その最大深さ位置から、前記第1主面に位置して前記第1主電極と結合された前記第1サイド拡散領域の表面へ向けて、連続的に且つ滑らかに変化しながら徐々に浅くなっていると共に、
前記第1主面に対する前記第2サイド拡散領域の底面の深さは、その最大深さ位置から、前記第1主面に位置して前記第1主電極と結合された前記第2サイド拡散領域の表面へ向けて、連続的に且つ滑らかに変化しながら徐々に浅くなっていることを特徴とする、
絶縁ゲート型トランジスタ。
IPC (5件)：
H01L29/78
, H01L21/28
, H01L21/336
, H01L29/41
, H02M7/5387
H01L29/78 652C
, H01L29/78 652F
, H01L29/78 653A
, H01L29/78 655D
, H01L29/78 657D
, H01L21/28 301A
, H02M7/5387 Z
, H01L29/78 658A
, H01L29/44 L
4M104BB01
, 4M104BB02
, 4M104FF01
, 4M104FF27
, 4M104GG09
, 4M104GG18
, 5H007AA03
, 5H007BB06
, 5H007CA01
, 5H007CB02
, 5H007CB05
, 5H007HA00
出願人引用 (7件)
全件表示
審査官引用 (6件)
-
半導体装置
公報種別：公開公報
出願番号：特願2001-203590
出願人：株式会社デンソー
-
特開平4-261065
-
半導体装置
公報種別：公開公報
出願番号：特願平9-255729
出願人：株式会社東芝
全件表示
前のページに戻る
