特許
J-GLOBAL ID：200903044618748173

半導体装置

発明者：
太田 千春

太田 千春 について

, 
西尾 譲司

西尾 譲司 について

, 
畠山 哲夫

畠山 哲夫 について

, 
四戸 孝

四戸 孝 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-182703
公開番号（公開出願番号）：特開2008-016461
出願日： 2006年06月30日
公開日（公表日）： 2008年01月24日
要約：
【課題】最大耐圧値を維持することができる構成を有する半導体装置を提供する。【解決手段】第1導電型の半導体基板(1)と、この半導体基板上に形成され、活性領域とそれを取り囲む素子終端領域を有する第1導電型の半導体層(2)と、半導体層(2)の活性領域の表面に選択的に形成された第1の電極(11)と、半導体基板(1)の裏面に形成された第2の電極(4)と、半導体層の表面で、活性領域端部から素子終端領域にかけて形成された第2導電型の第1の半導体領域(8)と、半導体層(2)の表面に略平行に、素子終端領域に帯状に埋め込まれた第2導電型の第2の半導体領域(7)とを具備する。【選択図】 図1
請求項（抜粋）：
第1導電型の半導体基板と、 前記半導体基板上に形成され、活性領域とそれを取り囲む素子終端領域を有する第1導電型の半導体層と、 前記半導体層の前記活性領域の表面に選択的に形成された第1の電極と、 前記半導体基板の裏面に形成された第2の電極と、 前記半導体層の表面で、前記活性領域端部から前記素子終端領域にかけて形成された第2導電型の第1の半導体領域と、 前記半導体層の表面に略平行に、前記素子終端領域に帯状に埋め込まれた第2導電型の第2の半導体領域と、 を具備することを特徴とする半導体装置。
IPC (7件)：
H01L 29/47 ,  H01L 29/872 ,  H01L 29/06 ,  H01L 29/78 ,  H01L 29/739 ,  H01L 29/12 ,  H01L 29/861
FI (9件)：
H01L29/48 F ,  H01L29/78 652P ,  H01L29/78 655F ,  H01L29/78 652T ,  H01L29/78 652S ,  H01L29/48 P ,  H01L29/48 D ,  H01L29/91 D ,  H01L29/91 F
Fターム (10件)：
4M104AA03 ,  4M104BB02 ,  4M104BB05 ,  4M104BB14 ,  4M104CC01 ,  4M104CC03 ,  4M104FF10 ,  4M104FF13 ,  4M104GG02 ,  4M104GG03
引用特許：
出願人引用 (3件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM