特許
J-GLOBAL ID：200903044756276851

不揮発性半導体記憶装置及びその製造方法

発明者：
松井 法晴

松井 法晴 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平8-221998
公開番号（公開出願番号）：特開平10-065028
出願日： 1996年08月23日
公開日（公表日）： 1998年03月06日
要約：
【要約】【課題】 データの書込みあるいは消去の際に印加するバイアスがさほど高くなく、低消費電力でしかも信頼性の向上した不揮発性半導体記憶装置及びその製造方法の提供。【解決手段】 半導体基板11内に形成されたソース及びドレイン領域19と、これらソース及びドレイン領域19間で前記半導体基板11上に形成された第1のゲート絶縁膜13と、この第1のゲート絶縁膜13上に形成された電荷蓄積層となる浮遊ゲート14と、この浮遊ゲート14上に形成された第2のゲート絶縁膜15と、この第2のゲート絶縁膜15上に形成された制御ゲート16とからなるメモリセルを備えてなる不揮発性半導体記憶装置において、前記第2のゲート絶縁膜15と浮遊ゲート14及び制御ゲート16との界面に形成されたゲートバーズビーク20bのゲート長方向の長さw2 を、前記第1のゲート絶縁膜13と浮遊ゲート14との界面に形成されたゲートバーズビーク20aのゲート長方向の長さw1 以下とする。
請求項（抜粋）：
半導体基板内に形成されたソース及びドレイン領域と、これらソース及びドレイン領域間で前記半導体基板上に形成された第1のゲート絶縁膜と、この第1のゲート絶縁膜上に形成された電荷蓄積層となる浮遊ゲートと、この浮遊ゲート上に形成された第2のゲート絶縁膜と、この第2のゲート絶縁膜上に形成された制御ゲートとからなるメモリセルを備えてなり、前記第2のゲート絶縁膜と浮遊ゲート及び制御ゲートとの界面に形成されたゲートバーズビークのゲート長方向の長さが、前記第1のゲート絶縁膜と浮遊ゲートとの界面に形成されたゲートバーズビークのゲート長方向の長さ以下であることを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2件)：
H01L 29/78 371 ,  H01L 27/10 434
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM