特許
J-GLOBAL ID：200903044832210709
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-133707
公開番号（公開出願番号）：特開平8-078361
出願日： 1995年05月31日
公開日（公表日）： 1996年03月22日
要約：
【要約】【目的】チタンシリサイドを用いたサリサイドプロセスにおいて、低抵抗で、かつ配線間ショート不良のない、チタンシリサイド膜の形成方法を提供する。【構成】不純物が拡散されたシリコン層107〜110表面をイオン注入により非晶質化し、高融点金属シリサイドが形成される温度を超えない温度で前記半導体基板を加熱した状態で高融点金属を堆積し、高融点金属層112とシリコン層界面に高融点金属とシリコンの非晶質の混合層113を形成し、しかる後に熱処理により高融点金属シリサイド層を形成する。
請求項（抜粋）：
不純物が拡散されたシリコン領域上に非晶質シリコン層を形成し、その後、高融点金属シリサイドが形成される温度をこえない温度で前記シリコン領域を含む半導体基板を加熱しながら高融点金属を堆積させて高融点金属層を形成し、これによって前記高融点金属層と前記シリコン領域との界面に高融点金属とシリコンとの非晶質の混合層を形成し、その後、熱処理を行って高融点金属シリサイド層を形成することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/28 301
, H01L 21/768
