特許
J-GLOBAL ID：200903044896265302
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平9-204819
公開番号（公開出願番号）：特開平11-054612
出願日： 1997年07月30日
公開日（公表日）： 1999年02月26日
要約：
【要約】 (修正有)【課題】 リソグラフィ工程中の合せずれのため接続孔と配線溝が位置ずれして形成されても、溝配線と接続孔へ埋込まれる導電材との接触面積の減少を抑え、接触抵抗を低減できると共に、溝配線の信頼性を確保できる半導体装置とその製造方法を提供する。【解決手段】 層間絶縁膜2に下層配線溝3を形成し、TiN/Ti膜4を下地膜とした下層溝配線5を形成する。次に反射防止膜6、層間絶縁膜7、エッチングストッパ層8、層間絶縁膜9を順次形成後、接続孔10を形成する。該接続孔に上層配線溝12の底面より低い高さまでAlを埋込む。層間絶縁膜9に上層配線溝12を形成後、全面にTiN/Ti膜13とAl合金膜を形成し、Al合金膜を高圧でリフローさせて、接続孔10の上部と上層配線溝12にAl合金を埋込み、上層配線溝の内部以外部分のAl合金膜及びTiN/Ti膜13をCMP法で除去して上層溝配線16を形成する。
請求項（抜粋）：
接続孔および配線溝を有し、上記接続孔および上記配線溝が導電材料で埋め込まれた半導体装置の製造方法において、半導体基板上に絶縁膜を形成する工程と、上記絶縁膜に上記接続孔を形成する工程と、上記接続孔を上記配線溝の底面より低い高さまで第1の導電材料で埋め込む工程と、上記接続孔を上記第1の導電材料で埋め込んだ後、上記絶縁膜に上記配線溝を形成する工程と、上記接続孔の上部および上記配線溝を第2の導電材料で埋め込む工程とを有することを特徴とする半導体装置の製造方法。
引用特許：
前のページに戻る
