特許
J-GLOBAL ID:200903044898125664

半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法

発明者:
出願人/特許権者:
代理人 (1件): 太田 明男
公報種別:公開公報
出願番号(国際出願番号):特願2000-004041
公開番号(公開出願番号):特開2001-196381
出願日: 2000年01月12日
公開日(公表日): 2001年07月19日
要約:
【要約】【課題】半導体上への配線形成を高精度にかつ経済的に行うことが可能であり、また、電極へのバンプ形成も同様に高精度かつ安価に行うことのできる手段を提供すること。【解決手段】(1)半導体と、配線形成用金属箔と、該半導体上の導体配線とからなる半導体装置;半導体上の電極形成面側に配線形成用金属箔を積層する工程、該金属箔をフォトエッチングしてレジスト配線パターンを形成する工程、金属箔のエッチングを行う工程、および、レジストを除去して配線を形成する工程を含む、半導体上の導体配線回路形成方法、および、(2)(1)の半導体装置において配線形成用金属箔の代わりに配線形成用多層金属箔を用いる半導体装置;(1)の導体配線回路形成方法において、さらに配線形成用多層金属箔をフォトエッチングしてバンプ形成用レジスト配線パターンを形成する工程、選択エッチングによりバンプを形成する工程、エッチングストップ層を除去する工程を含む半導体上にバンプを有する導体配線を形成する方法。
請求項(抜粋):
半導体と、配線形成用金属箔と、該半導体上の導体配線とからなる半導体装置。
IPC (4件):
H01L 21/3213 ,  H01L 21/28 ,  H01L 21/3205 ,  H01L 21/60
FI (5件):
H01L 21/28 E ,  H01L 21/88 C ,  H01L 21/88 T ,  H01L 21/88 R ,  H01L 21/92 604 Q
Fターム (26件):
4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104DD34 ,  4M104DD37 ,  4M104DD52 ,  4M104DD53 ,  4M104DD64 ,  4M104FF13 ,  4M104FF27 ,  5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH14 ,  5F033MM05 ,  5F033MM08 ,  5F033PP15 ,  5F033PP19 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ10 ,  5F033QQ19 ,  5F033QQ23 ,  5F033XX00 ,  5F033XX34
引用特許:
審査官引用 (3件)

前のページに戻る