相補型絶縁ゲート型トランジスタ

発明者：
出願人/特許権者：
代理人 (1件)：大胡典夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-091168
公開番号（公開出願番号）：特開2002-289697
出願日： 2001年03月27日
公開日（公表日）： 2002年10月04日
要約：

【要約】【課題】短チャネル効果を抑制し、素子分離領域を必要としない新たな構造の相補型絶縁ゲート型トランジスタを提供し、さらなる微細化を進めることを目的とする。【解決手段】板状の半導体層1に、離間して、n型MOSFET用ゲート電極3とp型MOSFET用ゲート電極4を形成し、両方のゲート電極3、4の間に共通の出力用電極5を形成する。n型MOSFET用領域にゲート電極3を挟んで出力用電極5と反対側の半導体層1に電子伝導型の拡散層6を形成し、p型MOSFET用領域にゲート電極4を挟んで出力用電極5と反対側の半導体層1に正孔伝導型の拡散層7を形成する。

請求項（抜粋）：

基板と、基板上に形成された半導体突起部と、前記半導体突起部の側面上に離間して形成された第1のゲート絶縁膜及び第2のゲート絶縁膜と、前記第1のゲート絶縁膜上に形成された第1のゲート電極と、前記第2のゲート絶縁膜上に形成された第2のゲート電極と、前記第1のゲート電極及び第2のゲート電極間の前記半導体突起部に形成されたドレイン領域と、前記ドレイン領域上に形成されたショットキ電極と、前記ドレイン領域の前記第1のゲート電極を挟んで対向する前記半導体突起部に形成されたn型の第1のソース領域と、前記ドレイン領域の前記第2のゲート電極を挟んで対向する前記半導体突起部に形成されたp型の第2のソース領域とを具備することを特徴とする相補型絶縁ゲート型トランジスタ。

IPC (5件)：

H01L 21/8238 , H01L 27/092 , H01L 27/08 331 , H01L 29/872 , H01L 29/786

FI (5件)：

H01L 27/08 331 E , H01L 27/08 321 A , H01L 29/48 F , H01L 29/78 613 A , H01L 29/78 617 N

Fターム (62件)：

4M104AA05 , 4M104AA10 , 4M104BB19 , 4M104BB20 , 4M104BB22 , 4M104BB25 , 4M104CC01 , 4M104CC03 , 4M104CC05 , 4M104DD78 , 4M104DD84 , 4M104DD91 , 4M104EE03 , 4M104FF02 , 4M104FF04 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH20 , 5F048AA01 , 5F048AA04 , 5F048AC03 , 5F048AC04 , 5F048BA14 , 5F048BA15 , 5F048BA16 , 5F048BB01 , 5F048BB05 , 5F048BB09 , 5F048BC01 , 5F048BC03 , 5F048BC15 , 5F048BF06 , 5F048BF07 , 5F048BF16 , 5F048BG05 , 5F110AA30 , 5F110BB04 , 5F110BB11 , 5F110CC10 , 5F110DD05 , 5F110EE02 , 5F110EE09 , 5F110EE29 , 5F110EE42 , 5F110FF23 , 5F110FF27 , 5F110GG01 , 5F110GG02 , 5F110GG04 , 5F110GG22 , 5F110GG25 , 5F110GG28 , 5F110HJ01 , 5F110HJ13 , 5F110HJ16 , 5F110HJ17 , 5F110HJ23 , 5F110HK02 , 5F110HK05 , 5F110HK40 , 5F110HK50

引用特許：

審査官引用 (7件)

半導体装置
公報種別：公開公報出願番号：特願平4-147297 出願人：川崎製鉄株式会社
半導体装置
公報種別：公開公報出願番号：特願平10-295527 出願人：株式会社東芝
特開平2-086163

全件表示

前のページに戻る