特許
J-GLOBAL ID：200903045015951850

TFT集積回路及びその製造方法

発明者：
林 久雄

林 久雄 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平11-282669
公開番号（公開出願番号）：特開2001-109013
出願日： 1999年10月04日
公開日（公表日）： 2001年04月20日
要約：
【要約】【課題】 液晶画素の低消費電力化と半導体製造プロセスにおける閾値電圧のマージンを大きくする。【解決手段】 画素部のNチャネルトランジスタと周辺回路部のNチャネルトランジスタとの閾値電圧を変えるために、画素部以外にボロンをドープする。これは、画素部の各トランジスタだけにマスクを施し、その他の領域について、イオン注入によってボロンを注入する。また、画素部にも少しボロンをドープする場合には、最初にマスクなしで全面にボロンをイオン注入後した後、マスクを配置して画素部以外にボロンをイオン注入する。また、画素部にリンをドープする場合には、最初マスクなしで全面にリンをイオン注入後、マスクを配置して画素部以外にボロンをイオン注入後する。また、Pチャネルトランジスタにボロンを入れたくない場合には、マスクを追加した状態でイオン注入する。
請求項（抜粋）：
液晶表示装置の各画素を駆動するための画素部と、その周辺回路部とを同一の基板上に設けたTFT集積回路において、前記周辺回路部を構成するTFTの閾値電圧を前記画素部を構成するTFTの閾値電圧より大きくした、ことを特徴とするTFT集積回路。
IPC (6件)：
G02F 1/1365 ,  G02F 1/1345 ,  G09F 9/30 338 ,  H01L 29/786 ,  G09G 3/20 621 ,  G09G 3/36
FI (6件)：
G02F 1/1345 ,  G09F 9/30 338 ,  G09G 3/20 621 M ,  G09G 3/36 ,  G02F 1/136 500 ,  H01L 29/78 612 B
Fターム (60件)：
2H092GA59 ,  2H092JA24 ,  2H092KA10 ,  2H092NA26 ,  2H092NA29 ,  5C006BB16 ,  5C006BC06 ,  5C006EB04 ,  5C006EB05 ,  5C006FA47 ,  5C080AA10 ,  5C080BB05 ,  5C080DD25 ,  5C080DD26 ,  5C080FF11 ,  5C080JJ05 ,  5C080JJ06 ,  5C094AA13 ,  5C094AA22 ,  5C094AA25 ,  5C094AA42 ,  5C094AA43 ,  5C094AA48 ,  5C094AA53 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA09 ,  5C094DA13 ,  5C094DB01 ,  5C094EA04 ,  5C094EA05 ,  5C094EB02 ,  5C094FA01 ,  5C094FA02 ,  5C094FB02 ,  5C094FB14 ,  5C094GB10 ,  5F110AA08 ,  5F110BB01 ,  5F110BB02 ,  5F110BB04 ,  5F110DD02 ,  5F110EE04 ,  5F110GG02 ,  5F110GG13 ,  5F110GG24 ,  5F110GG32 ,  5F110GG44 ,  5F110GG52 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK09 ,  5F110HK16 ,  5F110HK33 ,  5F110HK34 ,  5F110PP03 ,  5F110PP35 ,  5F110QQ04
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM