特許
J-GLOBAL ID：200903045180111610
基板の検査方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-265542
公開番号（公開出願番号）：特開2000-162571
出願日： 1999年09月20日
公開日（公表日）： 2000年06月16日
要約：
【要約】【課題】この発明の目的は、製造歩留まりを向上するとともに、信頼性を向上できる基板の検査方法を提供することにある。【解決手段】アレイ基板に第1検査回路TS1を接続し、走査線駆動回路18に対して、アレイ基板上のすべての薄膜トランジスタ75をオン状態とするための信号を供給し、信号線駆動回路19に対して、信号線Xnを介して所定の電圧を印加して補助容量電極61に所定の電圧を供給し、この状態で、補助容量線52に補助容量形成時以上の電位差を形成するような高電圧を印加する。
請求項（抜粋）：
マトリクス状に配置された画素電極と、これら画素電極の行に沿って配置される複数の走査線と、前記走査線に沿って配置され第1電圧が印加される複数の補助容量線と、前記画素電極の列に沿って形成され第2電圧と前記第2電圧よりも高い第3電圧との間の電圧が印加される複数の信号線と、前記走査線と前記信号線との交点近傍に配置されるとともに前記信号線に印加された前記電圧を前記画素電極に選択的に印加する複数のスイッチ素子と、前記各画素電極毎に前記補助容量線に絶縁膜を介して対向配置されるとともに前記画素電極と電気的に接続される補助容量電極と、を備えた基板の検査方法において、複数本の前記走査線に接続されるスイッチ素子を導通状態として、前記補助容量線と前記補助容量電極との間の電位差を、前記第1電圧と前記電圧との最大電位差と実質的に等しい、または大きく設定した状態で所定時間維持する電圧印加工程を備えたことを特徴とする基板の検査方法。
IPC (6件)：
G02F 1/13 101
, G01N 27/00
, G01R 31/02
, G02F 1/1365
, G09F 9/00 352
, G09F 9/30 338
G02F 1/13 101
, G01N 27/00 Z
, G01R 31/02
, G09F 9/00 352
, G09F 9/30 338
, G02F 1/136 500
