特許
J-GLOBAL ID：200903045285835819
液晶表示装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
松村 博
公報種別：公開公報
出願番号（国際出願番号）：特願平8-309166
公開番号（公開出願番号）：特開平10-149141
出願日： 1996年11月20日
公開日（公表日）： 1998年06月02日
要約：
【要約】【課題】 電位変動による表示ムラを低減した液晶表示装置を提供する。【解決手段】 液晶パネル11のソース配線Snとゲート配線Gnにそれぞれ接続されたソースドライバ16とゲートドライバ15と上記各ドライバ及びそのタイミングを制御するコントローラ17に必要な電圧を供給する電源回路18を備え、前記液晶パネルの隣接するソース配線(S1,S2)に接続される薄膜トランジスタ13のゲート端子を、隣接する互いに異なるゲート配線(G0,G1)に接続するよう構成し、入力される表示データは奇数(または偶数)番目のドットデータを1水平同期周期間遅延させてソース配線Snに電圧印加するように構成したものである。
請求項（抜粋）：
基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と、ソース配線と、ゲート配線を備えた液晶パネルを具備し、前記液晶パネルのソース配線とゲート配線にそれぞれ接続されたソースドライバ及びゲートドライバと、上記各ドライバ及びそのタイミングを制御するコントローラに必要な電圧を供給する電源回路を備え、前記液晶パネルの隣接するソース配線に接続される薄膜トランジスタのゲート端子を、隣接する互いに異なるゲート配線に接続するよう構成し、入力される表示データは奇数(または偶数)番目のドットデータを1水平同期周期間遅延させてこれをソース配線に電圧印加するように構成したことを特徴とする液晶表示装置。
IPC (3件)：
G09G 3/36
, G02F 1/133 550
, G09F 9/35
G09G 3/36
, G02F 1/133 550
, G09F 9/35
