特許
J-GLOBAL ID:200903045286482855
金属シリサイド形成方法および半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願2006-031218
公開番号(公開出願番号):特開2007-214269
出願日: 2006年02月08日
公開日(公表日): 2007年08月23日
要約:
【課題】金属シリサイド層のグレインサイズを均一化することが可能であって、信頼性を向上する。【解決手段】ソース・ドレイン領域21sdが形成された単結晶シリコンの半導体基板11や、ポリシリコンのゲート電極21gのように、シリコンを含む半導体領域においてシリサイド化が生ずる第1の温度にて、その半導体領域に第1金属を堆積することによって、第1金属層12を形成する。つぎに、その形成された第1金属層12を被覆するように、第1の温度より低い第2の温度にて、その半導体領域に第2金属13を堆積することによって、第2金属層を形成する。つぎに、第2金属層13が第1金属層12を被覆するように形成された半導体領域に対して熱処理を実施することによって、金属シリサイド層21gm,21sdmを形成する。【選択図】図2
請求項(抜粋):
シリコンを含む半導体領域に金属シリサイド層を形成する金属シリサイド形成方法であって、
前記半導体領域に第1金属を含む第1金属層を形成する第1工程と、
前記第1工程にて形成された前記第1金属層を被覆するように前記半導体領域に第2金属を含む第2金属層を形成する第2工程と、
前記第2工程にて前記第2金属層が前記第1金属層を被覆するように形成された前記半導体領域に対して熱処理を実施することによって、前記第1金属層と前記第2金属層との少なくとも一方と、前記半導体領域とをシリサイド化させて、前記金属シリサイド層を形成する第3工程と
を含み、
前記第1工程においては、前記半導体領域と前記第1金属とにおいてシリサイド化させる第1の温度にて、前記第1金属層を形成し、
前記第2工程においては、前記第1の温度より低い第2の温度にて、前記第2金属層を形成する
金属シリサイド形成方法。
IPC (3件):
H01L 21/28
, H01L 29/78
, H01L 21/336
FI (2件):
H01L21/28 301S
, H01L29/78 301P
Fターム (43件):
4M104AA01
, 4M104BB01
, 4M104BB20
, 4M104BB21
, 4M104BB22
, 4M104BB23
, 4M104BB25
, 4M104DD02
, 4M104DD35
, 4M104DD37
, 4M104DD79
, 4M104DD80
, 4M104DD81
, 4M104DD84
, 4M104FF14
, 4M104HH20
, 5F140AA01
, 5F140AA10
, 5F140AB07
, 5F140BA01
, 5F140BE07
, 5F140BF04
, 5F140BF11
, 5F140BF18
, 5F140BG08
, 5F140BG28
, 5F140BG30
, 5F140BG35
, 5F140BG38
, 5F140BG56
, 5F140BH14
, 5F140BJ01
, 5F140BJ08
, 5F140BJ21
, 5F140BK02
, 5F140BK13
, 5F140BK21
, 5F140BK29
, 5F140BK30
, 5F140BK35
, 5F140BK39
, 5F140CB01
, 5F140CF04
引用特許: