特許
J-GLOBAL ID：200903045294188478
半導体パッケージ
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-093466
公開番号（公開出願番号）：特開平10-284637
出願日： 1997年04月11日
公開日（公表日）： 1998年10月23日
要約：
【要約】【課題】 LSIチップの高集積化に伴い、半導体パッケージの外部出力端子数が増大し、端子間ピッチが小さくなり実装品質が低下される。また、実装基板にテスト用パッドを設けると、実装基板の高密度実装が困難になり、実装効率が低下される。【解決手段】 LSIチップ1を搭載するパッケージ基板2の側辺部にアウターリード端子3を配設し、パッケージ基板2の裏面には突起電極9を有するパッドグリッドアレイ端子6を配設する。半導体パッケージ11の外部出力端子を、アウターリード端子3とパッドグリッドアレイ端子6とで分担した構成とすることで、各端子の端子間ピッチの縮小が抑制でき、実装品質が改善される。また、アウターリード端子3を利用してテストを行うことで、テスト用パッド数が低減でき、実装基板21の高密度実装が可能となる。
請求項（抜粋）：
LSIチップと、このLSIチップを搭載するパッケージ基板と、このパッケージ基板の側辺部に配設されたアウターリード端子と、前記パッケージ基板の底面に配設されたパッドグリッド端子と、前記LSIチップの端子電極を前記アウターリード端子とパッドグリッド端子にそれぞれ接続するインナー接続手段と、前記LSIチップやインナー接続手段を封止する封止部材とを備えることを特徴とする半導体パッケージ。
FI (2件)：
H01L 23/12 K
, H01L 23/12 L
