特許

J-GLOBAL ID：200903045419507007

配線基板

発明者： 小川 幸樹 ,  小寺 英司
出願人/特許権者： 日本特殊陶業株式会社
代理人 (1件)： 奥田 誠 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-219686
公開番号（公開出願番号）：特開2001-044591
出願日： 1999年08月03日
公開日（公表日）： 2001年02月16日
要約：

【要約】【課題】 電源電位や接地電位などに接続する多数のビアについて、そのインダクタンスを低減した配線基板を提供すること。【解決手段】 ICチップCHを搭載するための本発明の配線基板100は、樹脂絶縁層103〜105をそれぞれ貫通して形成され、電源電位に接続されてICチップCHへ供給する電流の往路となる多数の電源ビア131、及び、接地電位に接続されて上記電流の復路となる多数の接地ビアとを備える。電源ビア131同士は互いに格子状に配置され、接地ビア141同士は互いに格子状に配置されている。しかも、電源ビア131と接地ビア141とは、それぞれ互いの格子の目に配置されている。

請求項（抜粋）：

ICチップを搭載するための配線基板であって、絶縁層と、上記絶縁層内に形成され、第1の電位に接続されて上記ICチップへ供給する電流の往路となる多数の第1ビアと、上記絶縁層内に形成され、第2の電位に接続されて上記電流の復路となる多数の第2ビアと、を備え、上記多数の第1ビアは、互いに格子状に配置され、上記多数の第2ビアは、互いに格子状に配置されていると共に、上記多数の第1ビア及び多数の第2ビアは、それぞれ互いの格子の目に配置されていることを特徴とする配線基板。

IPC (4件)：

H05K 1/11 ,  H05K 1/02 ,  H05K 3/46 ,  H05K 1/18

FI (5件)：

H05K 1/11 N ,  H05K 1/02 N ,  H05K 3/46 N ,  H05K 3/46 Q ,  H05K 1/18 L

Fターム (42件)：

5E317AA24 ,  5E317BB02 ,  5E317BB03 ,  5E317BB04 ,  5E317BB11 ,  5E317CC25 ,  5E317GG11 ,  5E336AA04 ,  5E336BB03 ,  5E336BB15 ,  5E336BB18 ,  5E336BC28 ,  5E336BC34 ,  5E336CC34 ,  5E336CC36 ,  5E336CC44 ,  5E336CC53 ,  5E336CC58 ,  5E336EE01 ,  5E336GG11 ,  5E338AA03 ,  5E338AA16 ,  5E338AA18 ,  5E338BB16 ,  5E338BB23 ,  5E338BB61 ,  5E338BB75 ,  5E338CC01 ,  5E338CC04 ,  5E338CC06 ,  5E338EE13 ,  5E346AA06 ,  5E346AA12 ,  5E346AA13 ,  5E346AA43 ,  5E346AA54 ,  5E346BB07 ,  5E346CC09 ,  5E346CC10 ,  5E346CC17 ,  5E346CC19 ,  5E346HH04

引用特許：

審査官引用 (5件)

• 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
  公報種別：公開公報   出願番号：特願平5-083573   出願人：株式会社東芝
• プリント配線板
  公報種別：公開公報   出願番号：特願平9-112829   出願人：株式会社東芝
• 電磁妨害雑音対策用プリント板
  公報種別：公開公報   出願番号：特願平5-334735   出願人：日本電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平9-055442   出願人：カシオ計算機株式会社
• 多層プリント配線板
  公報種別：公開公報   出願番号：特願平9-048217   出願人：イビデン株式会社