特許
J-GLOBAL ID:200903045567754463
半導体記憶装置及び半導体集積回路
発明者:
出願人/特許権者:
代理人 (6件):
吉武 賢次
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
, 関根 毅
公報種別:公開公報
出願番号(国際出願番号):特願2003-188539
公開番号(公開出願番号):特開2005-026366
出願日: 2003年06月30日
公開日(公表日): 2005年01月27日
要約:
【課題】ソースの寄生抵抗が小さく、寄生バイポーラ素子による”1”ディスターブの影響を受けない縦型トランジスタを提供する。【解決手段】本発明に係る半導体記憶装置は、SOI基板1上に縦型トランジスタからなるFBC2をマトリクス状に配置したものであり、SOI基板1の埋め込み酸化膜3とFBC2との間に金属層4を形成する。FBC2と埋め込み酸化膜3との間に金属層4を形成するため、ソースの寄生抵抗を小さくでき、寄生バイポーラ素子による”1”ディスターブの影響を受けなくなり、特性のよいFBC2が得られる。【選択図】 図2
請求項(抜粋):
基板内に形成される埋め込み絶縁膜と、
前記埋め込み絶縁膜の上面に形成される第1金属層と、
前記第1金属層の上方で、基板に垂直な方向に形成されるチャネルボディと、該チャネルボディを基板に水平な方向の両側から挟み込むように、あるいは周囲を囲むように形成されるゲートと、を有する縦型トランジスタと、を備えることを特徴とする半導体集積回路。
IPC (2件):
FI (1件):
Fターム (6件):
5F083AD03
, 5F083AD69
, 5F083GA09
, 5F083GA15
, 5F083HA02
, 5F083NA01
引用特許:
審査官引用 (5件)
-
半導体記憶装置及びその製造方法
公報種別:公開公報
出願番号:特願平6-193278
出願人:株式会社東芝
-
特開平3-196567
-
特開平3-196567
全件表示
前のページに戻る