特許
J-GLOBAL ID：200903045628318840
半導体素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-036108
公開番号（公開出願番号）：特開2001-230251
出願日： 2000年02月15日
公開日（公表日）： 2001年08月24日
要約：
【要約】【課題】 金属膜CMP後の絶縁膜の膜厚を均一に維持することができる半導体素子の製造方法を提供する。【解決手段】 金属膜CMPに使用するスラリーに対する対研磨耐性が上側絶縁膜3>下側絶縁膜2>前記金属膜になっている前記上側絶縁膜3を前記下側絶縁膜2上に積層で堆積した後、ホール/トレンチが低い密度で形成される領域Bの前記上側絶縁膜3をホトリソ/エッチングにより除去し、さらにホール/トレンチ4を開口した後、前記金属膜5を全面に堆積し、さらにCMPによりホール/トレンチ4内部を除いて、前記上側絶縁膜3をストッパーとして前記金属膜5を除去することにより、ホール/トレンチ密度が高い領域Aに前記絶縁膜2に顕著なエロージョンの発生を防止する。
請求項（抜粋）：
金属膜CMPに使用するスラリーに対する対研磨耐性が上側絶縁膜>下側絶縁膜>前記金属膜になっている前記上側絶縁膜を前記下側絶縁膜上に積層で堆積した後、ホール/トレンチが低い密度で形成される領域の前記上側絶縁膜をホトリソ/エッチングにより除去し、さらにホール/トレンチを開口した後、前記金属膜を全面に堆積し、さらにCMPによりホール/トレンチ内部を除いて、前記上側絶縁膜をトスッパーとして前記金属膜を除去することにより、ホール/トレンチ密度が高い領域に顕著なエロージョンの発生を防止することを特徴とする半導体素子の製造方法。
IPC (2件)：
H01L 21/3205
, H01L 21/304 622
H01L 21/304 622 X
, H01L 21/88 K
5F033QQ37
, 5F033QQ39
, 5F033QQ48
, 5F033XX18
