特許
J-GLOBAL ID：200903071840519732
ダマシン配線の形成方法及び半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平11-298106
公開番号（公開出願番号）：特開2001-118845
出願日： 1999年10月20日
公開日（公表日）： 2001年04月27日
要約：
【要約】【課題】 回路の誤動作或いは回路動作の遅延を生じさせることなく、ダマシン配線を形成する。【解決手段】 半導体基板1上に絶縁膜4を形成し、前記絶縁膜4に、ビア6と、前記ビア6の深さより浅いダミー7のパターンを、マイクロローディング効果を用いて形成し、前記ビア6とダミー7のパターンに金属8を堆積し、マイクロローディング効果を用いて前記余剰の金属8を除去する。
請求項（抜粋）：
半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に配線溝或いはビアと、前記配線溝或いは前記ビアの深さより浅いダミーパターンを、マイクロローディング効果を用いて形成する工程と、前記配線溝或いはビアとダミーパターンに金属を堆積する工程と、マイクロローディング効果を用いて前記余剰の金属を除去する工程とを有することを特徴とするダマシン配線の形成方法。
Fターム (20件)：
5F033HH18
, 5F033HH19
, 5F033HH33
, 5F033JJ18
, 5F033JJ19
, 5F033JJ33
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033PP27
, 5F033QQ01
, 5F033QQ48
, 5F033VV01
, 5F033XX24
, 5F033XX27
