半導体集積回路装置の製造方法および半導体集積回路装置

発明者： , , , , , , ,
出願人/特許権者： ,
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-309725
公開番号（公開出願番号）：特開2000-138357
出願日： 1998年10月30日
公開日（公表日）： 2000年05月16日
要約：

【要約】【課題】異なる配線層間を接続する接続孔の穴あけおよび導体膜での埋め込みを容易にする。【解決手段】 DRAMの周辺回路領域において第1層配線14と第2層配線26とを電気的に接続する接続孔を接続孔17a, 17bに2回に分けて穿孔し、かつ、その各々の接続孔17a, 17bの形成後にそれぞれの接続孔17a, 17b内にプラグ18a, 25aを形成する。

請求項（抜粋）：

メモリセル選択トランジスタと、これに直列に接続された情報蓄積用容量素子とで構成されるメモリセルを半導体基板に複数設けている半導体集積回路装置の製造方法であって、前記半導体基板上にビット線および第1の配線を同一配線層に形成する工程と、前記ビット線の上層に他の配線層を介さずに前記情報蓄積用容量素子を形成する工程と、前記情報蓄積用容量素子の上層に第2の配線を形成する工程とを有し、前記第1の配線と第2の配線との間に、前記第1の配線に直接接触された状態で電気的に接続された第1の接続部と、前記第1の接続部に直接接触された状態で電気的に接続された第2の接続部とを形成する工程を有することを特徴とする半導体集積回路装置の製造方法。

IPC (3件)：

H01L 27/108 , H01L 21/8242 , H01L 21/768

FI (3件)：

H01L 27/10 681 F , H01L 21/90 C , H01L 27/10 621 C

Fターム (28件)：

5F033HH08 , 5F033HH09 , 5F033HH11 , 5F033HH18 , 5F033HH19 , 5F033HH32 , 5F033JJ04 , 5F033NN06 , 5F033PP06 , 5F083AD24 , 5F083AD48 , 5F083JA05 , 5F083JA06 , 5F083JA32 , 5F083JA35 , 5F083JA39 , 5F083JA40 , 5F083KA01 , 5F083KA05 , 5F083MA02 , 5F083MA06 , 5F083MA17 , 5F083NA01 , 5F083PR03 , 5F083PR21 , 5F083PR39 , 5F083PR40 , 5F083ZA12

引用特許：

審査官引用 (3件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-027059 出願人：ソニー株式会社
半導体装置とその製造方法
公報種別：公開公報出願番号：特願平7-122153 出願人：株式会社日立製作所
半導体装置の製造方法
公報種別：公開公報出願番号：特願平8-137170 出願人：日本電気株式会社

前のページに戻る