特許
J-GLOBAL ID:200903046050362006
半導体装置およびその製造方法
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
前田 弘 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-370953
公開番号(公開出願番号):特開2003-174175
出願日: 2001年12月05日
公開日(公表日): 2003年06月20日
要約:
【要約】【課題】 ブレークダウン電圧の低下や阻止破壊が起こりにくいSiCを用いた半導体装置およびその製造方法を提供する。【解決手段】 半導体基板1の上に、n形のSiCからなり,半導体層中央部3と半導体層周囲部5とを有する半導体層2を形成する。半導体層周囲部の上部にp形不純物を注入して、不純物注入層6を形成する。半導体基板1の下に、オーミック電極7を形成する。半導体層中央部の上に、Niからなる電極本体部8を形成した後、電極本体部8を覆い、不純物注入層の一部の上に延びる,Alからなる電極被覆部9を形成する。
請求項(抜粋):
半導体基板と、半導体層中央部と、上記半導体層中央部を囲み,注入種を含む不純物注入層とを有し、SiCを含む半導体層と、上記半導体層のうち,少なくとも上記半導体層中央部の上に形成され、上記半導体層中央部とショットキー接合を形成する電極本体部と、上記電極本体部と接し,上記不純物注入層のうち少なくとも一部とオーバーラップする電極被覆部とを備えた半導体装置。
IPC (2件):
H01L 29/872
, H01L 21/265
FI (4件):
H01L 29/48 F
, H01L 29/48 G
, H01L 21/265 Z
, H01L 29/48 D
Fターム (20件):
4M104AA03
, 4M104BB05
, 4M104CC01
, 4M104CC03
, 4M104DD03
, 4M104DD09
, 4M104DD16
, 4M104DD26
, 4M104DD64
, 4M104DD65
, 4M104DD78
, 4M104DD79
, 4M104DD91
, 4M104FF06
, 4M104FF13
, 4M104FF35
, 4M104GG03
, 4M104GG18
, 4M104HH08
, 4M104HH18
引用特許:
前のページに戻る