特許

J-GLOBAL ID：200903046081257790

伝送線路形成方法、伝送線路、半導体チップおよび半導体集積回路ユニット

発明者： 住川 雅人 ,  江刺 正喜
出願人/特許権者： シャープ株式会社 ,  江刺 正喜
代理人 (3件)： 山崎 宏 ,  前田 厚司 ,  仲倉 幸典
公報種別：公開公報
出願番号（国際出願番号）：特願2004-095584
公開番号（公開出願番号）：特開2005-285972
出願日： 2004年03月29日
公開日（公表日）： 2005年10月13日
要約：

【課題】 半導体基板1に、この半導体基板1の表裏を貫通する中心導電体2と、この導電体の外周を環状に取り囲む誘電体4と、さらにこの誘電体の外周を取り囲む環状導電体3との三要素を有する伝送線路を形成する伝送線路形成方法であって、プロセス時間が短く、量産性に優れたものを提供すること。【解決手段】 半導体基板1にこの基板の表面1a側から基板内に止まる所定の深さをもつ環状の溝を形成して、その溝で囲まれた基板の材料を表面1aに対して垂直に延びる芯として残す。溝内の内側の周面、外側の周面にそれぞれ導電体を膜状に付着させる。溝内の互いに対向する導電体の間の空間に誘電体4を充填する。半導体基板1の裏面1b側から誘電体4が露出するまで研磨を行う。【選択図】図1

請求項（抜粋）：

半導体基板にこの基板の表面側から基板内に止まる所定の深さをもつ環状の溝を形成して、上記溝で囲まれた基板の材料を上記表面に対して垂直に延びる芯として残す第1の工程と、 上記溝内の内側の周面、外側の周面にそれぞれ導電体を膜状に付着させる第2の工程と、 上記溝内の互いに対向する上記導電体の間の空間に誘電体を充填する第3の工程と、 上記半導体基板の裏面側から上記誘電体が露出するまで研磨を行う第4の工程と、を含む伝送線路形成方法。

IPC (1件)：

H01L21/3205

FI (2件)：

H01L21/88 J ,  H01L21/88 S

Fターム (29件)：

5F033HH11 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ33 ,  5F033KK11 ,  5F033KK33 ,  5F033MM05 ,  5F033MM30 ,  5F033NN05 ,  5F033NN07 ,  5F033PP06 ,  5F033PP27 ,  5F033QQ07 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ19 ,  5F033QQ27 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR21 ,  5F033RR22 ,  5F033SS04 ,  5F033SS08 ,  5F033SS11 ,  5F033SS22 ,  5F033VV03 ,  5F033VV07 ,  5F033XX23

引用特許：

出願人引用 (1件)

• マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
  公報種別：公開公報   出願番号：特願平9-305784   出願人：株式会社東芝

審査官引用 (5件)

• マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法
  公報種別：公開公報   出願番号：特願2000-224258   出願人：株式会社東芝
• マルチチップ半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-049413   出願人：株式会社東芝
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-313739   出願人：シャープ株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2001-196777   出願人：富士通株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2001-092542   出願人：株式会社東芝