特許
J-GLOBAL ID:200903046137181296
半導体集積回路
発明者:
出願人/特許権者:
代理人 (1件):
深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-168311
公開番号(公開出願番号):特開2000-002750
出願日: 1998年06月16日
公開日(公表日): 2000年01月07日
要約:
【要約】【課題】 ボンディングオプションパッドに対する入力部の消費電流を低減しかつこのボンディングオプションパッドに接続される回路の誤動作を防止する。【解決手段】 バウンダリースキャンテスト回路(3)を、ボンディングパッド(6b)の電位に従って、その動作モードを指定する機能設定回路(4a)からの信号に従って制御ゲート(4c)より、選択的に動作可能/不能状態に設定する。特にテスト回路(3)の入力初段の入力回路(3b)の動作可能/不能を制御することにより、テスト回路(3)の動作不能時の消費電流を低減しかつ誤動作を防止することができる。
請求項(抜粋):
半導体集積回路であって、前記半導体集積回路のプリント配線基板への実装後、該実装状態をテストするためのバウンダリースキャンテスト回路、前記半導体集積回路が封止されるパッケージが表面実装型フラットパッケージであるか半田ボール面状配置型パッケージであるかに応じてその電位レベルが設定される第1のパッド、および前記第1のパッドの電位に従って前記バウンダリースキャンテスト回路を動作可能または動作不能状態に固定的に設定する制御手段を備える、半導体集積回路。
IPC (2件):
G01R 31/28
, G11C 29/00 671
FI (2件):
G01R 31/28 G
, G11C 29/00 671 Z
Fターム (14件):
2G032AA01
, 2G032AA07
, 2G032AB00
, 2G032AC10
, 2G032AD01
, 2G032AE07
, 2G032AE13
, 2G032AG07
, 2G032AK11
, 2G032AK16
, 2G032AL00
, 5L106AA02
, 5L106DD08
, 5L106GG05
引用特許:
出願人引用 (8件)
-
試験容易化回路
公報種別:公開公報
出願番号:特願平5-060688
出願人:富士通株式会社
-
集積回路装置
公報種別:公開公報
出願番号:特願平4-172230
出願人:日本電気株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願平4-029570
出願人:三菱電機株式会社
-
特開平1-107548
-
特開平4-163932
-
特開平4-129087
-
特開平3-149852
-
パワーオンリセット回路およびモード切換回路
公報種別:公開公報
出願番号:特願平8-232817
出願人:三菱電機株式会社
全件表示
前のページに戻る