シリアルバス試験器

発明者：
出願人/特許権者： ,
代理人 (1件)：坪内康治
公報種別：公開公報
出願番号（国際出願番号）：特願2001-055855
公開番号（公開出願番号）：特開2002-261770
出願日： 2001年02月28日
公開日（公表日）： 2002年09月13日
要約：

【要約】【課題】高速シリアルバスからキャプチャメモリに取り込んだデータの解析を迅速に実行可能とする。【解決手段】物理レイヤ回路4n が高速シリアルバス1から一連のパケットの伝送信号を受信し、リンクレイヤ回路5n へデータ出力をすると、このデータをデータ抽出・書き込み回路60がキャプチャメモリ70へ書き込んで行き、平行してインデックス情報解析回路91がパケットを判別し、パケット別に、パケットの種類と転送速度を解析し、キャプチャメモリ70の上の位置と対応付けてインデックス情報としてインデックスメモリ90に書き込んで行く。キャプチャ後、コントローラ30n はインデックスメモリ90を参照して所望パケットの検索をし、キャプチャメモリ70から所望パケットのデータを読み出してエラーの有無を判別し、インデック情報及びパケット構成データと合わせて表示装置11に表示させる。

請求項（抜粋）：

シリアルバスと接続されて、シリアルバス上を伝送された他ノード機器からのパケットの伝送信号を受信し、受信データに変換したり、送信データを伝送信号に変換してシリアルバス上に出力したりする物理レイヤ回路と、物理レイヤ回路と接続されてシリアルバス試験用のコントローラの指示に従い、他ノード機器宛の送信パケットを生成し、送信パケットを構成する送信データをハンドシェイク用の制御信号データとともに物理レイヤ回路に出力したり、物理レイヤ回路から受信データをハンドシェイク用の制御信号データとともに入力し、所定の受信パケットを取り出してシリアルバス試験用のコントローラに出力するリンクレイヤ回路と、物理レイヤ回路とリンクレイヤ回路の間で送受されるデータを一時記憶するキャプチャメモリと、物理レイヤ回路とリンクレイヤ回路を結ぶ信号線に接続されて、物理レイヤ回路とリンクレイヤ回路の間で送受されるデータを抽出し、キャプチャメモリに書き込むデータ抽出・書き込み回路と、を備え、シリアルバス試験用のコントローラはキャプチャメモリに書き込まれたパケットを対象として所望の試験用の処理を行うシリアルバス試験器において、キャプチャメモリに一時記憶されたパケットのインデックス情報を一時記憶するインデックスメモリと、データ抽出・書き込み回路から、該データ抽出・書き込み回路の抽出したデータとキャプチャメモリへの書き込み位置を入力しながらパケットを判別し、パケットの種類とキャプチャメモリ上での記憶位置を含むインデックス情報を解析をし、パケット別にインデックス情報をインデックスメモリに記憶させるインデックス情報解析回路と、を備え、シリアルバス試験用のコントローラはキャプチャメモリに書き込まれたパケットを対象にして所望の試験用の処理を行う際、まず、インデックスメモリに記憶されたパケット別のインデックス情報を対象にして所望のパケットを検索してインデックス情報を得るとともに所望のパケットのキャプチャメモリ上の記憶位置を判別し、キャプチャメモリから所望のパケットのデータを読み出すようにしたこと、を特徴とするシリアルバス試験器。

IPC (3件)：

H04L 12/28 200 , H04L 12/40 , H04L 29/14

FI (3件)：

H04L 12/28 200 Z , H04L 12/40 M , H04L 13/00 315 Z

Fターム (16件)：

5K032AA02 , 5K032BA08 , 5K032CD01 , 5K032DB19 , 5K032DB28 , 5K032EA07 , 5K033AA02 , 5K033BA08 , 5K033CC01 , 5K033DB12 , 5K033DB20 , 5K033EA07 , 5K035AA01 , 5K035EE04 , 5K035JJ04 , 5K035KK01

引用特許：

出願人引用 (5件)

シリアルバス試験器
公報種別：公開公報出願番号：特願平10-124099 出願人：株式会社ケンウッドティー・エム・アイ, 株式会社ケンウッド
特開平4-070240
特開昭56-075751

全件表示

審査官引用 (3件)

シリアルバス試験器
公報種別：公開公報出願番号：特願平10-124099 出願人：株式会社ケンウッドティー・エム・アイ, 株式会社ケンウッド
特開平4-070240
特開昭56-075751

前のページに戻る