特許
J-GLOBAL ID：200903047066960201

磁気記憶装置及びその製造方法

発明者：
浅尾 吉昭

浅尾 吉昭 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-321358
公開番号（公開出願番号）：特開2003-209228
出願日： 2002年11月05日
公開日（公表日）： 2003年07月25日
要約：
【要約】【課題】 ダイオード特性のばらつきを抑制することが可能な磁気記憶装置及びその製造方法を提供する。【解決手段】 磁気記憶装置は、SOI基板14と、第2の半導体層12の表面から第1の絶縁膜13に達する深さを有し、第2の半導体層12内に選択的に形成された素子分離絶縁膜15と、第2の半導体層12に形成されたスイッチング素子10と、このスイッチング素子10に接続されたMTJ素子31と、このMTJ素子31の下方にMTJ素子31と離間して配置された第1の配線28bと、MTJ素子31上に形成された第2の配線32とを具備する。
請求項（抜粋）：
第1の半導体層と、この第1の半導体層上に形成された第1の絶縁膜と、この第1の絶縁膜上に形成された第2の半導体層とを備えたSOI基板と、前記第2の半導体層の表面から前記第1の絶縁膜に達する深さを有し、前記第2の半導体層内に選択的に形成された素子分離絶縁膜と、前記第2の半導体層に形成されたスイッチング素子と、前記スイッチング素子に接続された磁気抵抗効果素子と、前記磁気抵抗効果素子の下方に前記磁気抵抗効果素子と離間して配置され、第1の方向に延在する第1の配線と、前記磁気抵抗効果素子上に形成され、前記第1の方向と異なる第2の方向に延在する第2の配線とを具備することを特徴とする磁気記憶装置。
IPC (4件)：
H01L 27/105 ,  G11C 11/15 110 ,  G11C 11/15 116 ,  H01L 43/08
FI (4件)：
G11C 11/15 110 ,  G11C 11/15 116 ,  H01L 43/08 Z ,  H01L 27/10 447
Fターム (14件)：
5F083FZ10 ,  5F083GA15 ,  5F083JA02 ,  5F083JA19 ,  5F083JA60 ,  5F083KA01 ,  5F083KA05 ,  5F083LA12 ,  5F083LA16 ,  5F083MA06 ,  5F083MA19 ,  5F083NA01 ,  5F083PR25 ,  5F083PR36
引用特許：
審査官引用 (6件)
  • 磁気記憶装置
    公報種別：公開公報   出願番号：特願平10-151368   出願人：株式会社東芝
  • 半導体集積回路装置及びその製造方法
    公報種別：公開公報   出願番号：特願平9-232406   出願人：株式会社東芝
  • 入力/出力保護回路
    公報種別：公開公報   出願番号：特願平8-076305   出願人：三菱電機株式会社
全件表示

前のページに戻る

TOP

BOTTOM