特許
J-GLOBAL ID：200903016838251756

半導体集積回路装置及びその製造方法

発明者：
吉田 雅子

吉田 雅子 について

, 
大脇 幸人

大脇 幸人 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-232406
公開番号（公開出願番号）：特開平11-074530
出願日： 1997年08月28日
公開日（公表日）： 1999年03月16日
要約：
【要約】【課題】SOI基板に形成された半導体集積回路装置において、プロセスを追加することなく耐圧の向上を図る。【解決手段】SOI基板に、CMOSFETで構成された内部回路部への電源供給ラインに分岐して接続された入力保護回路部が形成されている。入力回路のダイオードは、シリコン基板11,絶縁層12及び半導体薄膜層13からなるSOI基板10の半導体薄膜層13にn型薄膜層13aが形成され、n型薄膜層を挟むようにn++型シリコン層21及びp++型シリコン層22が形成されている。n型薄膜層13a上に絶縁膜23を介してポリシリコン膜24が形成されている。
請求項（抜粋）：
SOI基板に、内部回路部への電源供給ラインに分岐して接続された入力保護回路部が形成された半導体集積回路装置であって、前記内部回路部にはCMOSFETが形成され、前記入力保護回路部にはダイオードが形成され、前記ダイオードは、前記SOI基板の半導体層に形成された第1導電型半導体層と、前記SOI基板の半導体層に該第1導電型半導体層を挟むよう形成された高濃度第1導電型半導体層及び高濃度第2導電型半導体層とを含んで構成され、前記第1導電型半導体層上には絶縁膜を介して電極が形成されていることを特徴とする半導体集積回路装置。
IPC (6件)：
H01L 29/786 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/08 331 ,  H01L 27/12 ,  H01L 21/336
FI (7件)：
H01L 29/78 613 B ,  H01L 27/08 331 E ,  H01L 27/12 K ,  H01L 27/04 H ,  H01L 29/78 616 A ,  H01L 29/78 616 M ,  H01L 29/78 617 A
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM