特許
J-GLOBAL ID：200903047078404665
サブワードライン駆動回路
発明者：
出願人/特許権者：
代理人 (1件)：
瀬谷 徹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-197079
公開番号（公開出願番号）：特開2001-060393
出願日： 2000年06月29日
公開日（公表日）： 2001年03月06日
要約：
【要約】【目的】 レイアウト面積の増加なしにワードラインを速くディセーブルさせることで、セットアップホールド時間を低減したサブワードライン駆動回路を提供する。【構成】 第1ワードライン駆動信号により、ワードラインをディセーブルさせる第1ワードライン駆動及びクリア手段;前記第1ワードラインの電位をワードラインブースティング信号の変換信号により接地電位に放出させる第1ワードライン電位放出手段;第2ワードライン駆動信号により、ワードラインをディセーブルさせる第2ワードライン駆動及びクリア手段;前記第2ワードラインの電位をワードラインブースティング信号の変換信号により接地電位に放出させる第2ワードライン電位放出手段;及び前記ワードラインブースティング信号により、前記第1ワードラインと第2ワードラインとを等しくする等化手段を含んでなることを特徴とするサブワードライン駆動回路。
請求項（抜粋）：
半導体メモリ装置のサブワードライン駆動回路において、第1ワードライン駆動信号により、第1ワードラインにワードラインブースティング信号を印加して前記第1ワードラインを活性化したり、或いは前記第1ワードラインの電位を接地電位に放出したりして、前記第1ワードラインをディセーブルさせる第1ワードライン駆動及びクリア手段;前記第1ワードラインの電位をワードラインブースティング信号の変換信号により接地電位に放出させる第1ワードライン電位放出手段;第2ワードライン駆動信号により、第2ワードラインにワードラインブースティング信号を印加して前記第1ワードラインを活性化したり、或いは前記第2ワードラインの電位を接地電位に放出したりして、前記第1ワードラインをディセーブルさせる第2ワードライン駆動及びクリア手段;前記第2ワードラインの電位をワードラインブースティング信号の変換信号により接地電位に放出させる第2ワードライン電位放出手段;及び前記ワードラインブースティング信号により、前記第1ワードラインと第2ワードラインとを等しくする等化手段を含んでなることを特徴とする、サブワードライン駆動回路。
IPC (3件)：
G11C 11/407
, H01L 27/108
, H01L 21/8242
G11C 11/34 354 D
, H01L 27/10 681 F
, H01L 27/10 681 A
出願人引用 (3件)
審査官引用 (5件)
全件表示
前のページに戻る
