半導体メモリ

発明者：
出願人/特許権者：
代理人 (1件)：笹島富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-348837
公開番号（公開出願番号）：特開2000-173265
出願日： 1999年12月08日
公開日（公表日）： 2000年06月23日
要約：

【要約】【課題】サブワードラインを接地端子に連結するためのNMOSトランジスタの個数を減らしてレイアウトを単純化させ、半導体メモリのサイズを縮小し得る半導体メモリを提供する。【解決手段】グローバルワードラインイネーブル信号の反転信号GWLB0,GWLB1が入力端子に連結され、プリデコーディング信号P0〜P3が電源端子に連結され、出力端子が第1〜第8サブワードラインSWL0〜SWL7にそれぞれ連結される第1〜第4サブワードライン駆動器SWLD101〜SWLD104と、同一のプリデコーディング信号が入力される隣接したサブワードライン駆動器の出力端子に連結されたサブワードライン間に連結され、プリデコーディング信号により制御される複数のトランジスタNM101〜NM103,NM201〜NM203と、から第1,第2サブワードライン駆動部200,300が構成される。

請求項（抜粋）：

ワードラインイネーブル信号及びデコーディング信号により所定のサブワードラインを活性化するサブワードライン駆動部と、複数のメモリセルを有し、前記サブワードライン駆動部により活性化されたサブワードラインに接続するメモリセルに対してデータのリード動作またはライト動作が行われるメモリセルアレイと、により構成された半導体メモリにおいて、前記サブワードライン駆動部は、前記ワードラインイネーブル信号が入力端子に入力され、前記デコーディング信号が電源端子に入力され、出力端子は対応するサブワードラインに連結された複数のサブワードライン駆動器と、同じデコーディング信号及び相補なワードラインイネーブル信号がそれぞれ入力される前記2つのサブワードライン駆動器の各出力端子に連結された2つのサブワードライン間に連結され、前記デコーディング信号の反転信号により前記2つのサブワードラインの連結状態を制御するトランジスタと、を包含して構成されることを特徴とする半導体メモリ。

引用特許：

審査官引用 (4件)

特開平2-024896
半導体記憶装置
公報種別：公開公報出願番号：特願平10-192236 出願人：松下電器産業株式会社
メモリー中にn型金属酸化物半導体素子を備えて第1ローカルワード線デコーダーと第2ローカルワード線デコーダーとが共用できるローカルワード線デコーダー回路の構成方法とその構造
公報種別：公開公報出願番号：特願平9-321106 出願人：世界先進積體電路股ふん有限公司

全件表示

前のページに戻る