特許
J-GLOBAL ID:200903047284845546

半導体回路およびその作製方法

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平7-262591
公開番号(公開出願番号):特開平9-045931
出願日: 1995年09月13日
公開日(公表日): 1997年02月14日
要約:
【要約】 (修正有)【目的】 薄膜トランジスタ(TFT)の回路において、低リーク電流のTFTと高速動作が可能なTFTを有する半導体回路およびそのような回路を作製するための方法を提供する。【構成】 アモルファスシリコン膜203に密着して触媒元素を有する物質を選択的に形成し、もしくはアモルファスシリコン膜中に触媒元素を選択的に導入し、このアモルファスシリコン膜203にレーザーもしくはそれと同等な強光を照射することによって結晶化させる。そして、触媒元素の少ない結晶シリコン領域206aをアクティブマトリクス回路の画素回路に使用されるTFTに用いて、触媒元素の多い結晶シリコン領域206aを周辺駆動回路に使用されるTFTに用いる。また、画素回路に使用されるTFTはLDD構造とする。
請求項(抜粋):
モノリシックアクティブマトリクス回路において、周辺回路の薄膜トランジスタの活性領域は、意図的に導入された触媒元素を含有し、マトリクス回路の薄膜トランジスタの活性領域中の前記触媒元素の濃度は、前記周辺駆動回路の薄膜トランジスタの活性領域中よりも低く、前記マトリクス回路の薄膜トランジスタは、ソース領域と、ドレイン領域とを構成する一対の高濃度不純物領域と、前記ソース領域と、ドレイン領域とチャネル形成領域との間に形成された一対の低濃度不純物領域とを有することを特徴とする半導体回路。
IPC (5件):
H01L 29/786 ,  G02F 1/136 500 ,  H01L 21/20 ,  H01L 21/268 ,  H01L 21/336
FI (6件):
H01L 29/78 612 B ,  G02F 1/136 500 ,  H01L 21/20 ,  H01L 21/268 Z ,  H01L 29/78 616 A ,  H01L 29/78 627 G
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る