特許
J-GLOBAL ID：200903047512887041

出力バッファ回路

発明者：
末永 修滋

末永 修滋 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2005-264847
公開番号（公開出願番号）：特開2007-081608
出願日： 2005年09月13日
公開日（公表日）： 2007年03月29日
要約：
【課題】 ジッタを低減し、消費電流の低減を図るプリエンファシス機能を備えた出力バッファ回路の提供。【解決手段】 差動入力対(INT、INB)よりデータ信号を差動入力する第1の差動対トランジスタ(N1、N2)と、差動入力対(EMT、EMB)よりエンファシスデータ信号を差動入力する第2の差動対トランジスタ(N3、N4)を備え、第1、第2の差動対トランジスタのドレインはそれぞれ共通接続され、トランジスタ(P1)を含む出力抵抗回路と、トランジスタ(P2)を含む出力抵抗回路を介して電源(VDD)に接続され、データ信号とエンファシスデータ信号を入力し、プリエンファシス時とそれ以外とで異なる値の出力信号を出力し、該出力信号がトランジスタ(P1、P2)に入力される論理回路(EX-NOR)を備え、プリエンファシス時に、出力抵抗の値を相対的に大とし、デエンファシス時には、出力抵抗の値を相対的に小とする。【選択図】 図9
請求項（抜粋）：
差動回路の出力対と電源間に出力抵抗を備え、出力信号の論理が遷移するとき振幅を強調するプリエンファシス機能を具備した出力バッファ回路であって、 プリエンファシス時に、前記出力抵抗の抵抗値を相対的に大となるように切替制御する回路を備えている、ことを特徴とする出力バッファ回路。
IPC (4件)：
H03K 19/017 ,  H04L 25/02 ,  H04L 25/03 ,  H03F 3/45
FI (5件)：
H03K19/00 101F ,  H04L25/02 S ,  H04L25/03 C ,  H04L25/02 V ,  H03F3/45 Z
Fターム (30件)：
5J056AA04 ,  5J056BB00 ,  5J056BB02 ,  5J056BB17 ,  5J056CC01 ,  5J056DD28 ,  5J056FF10 ,  5J056GG04 ,  5J056KK01 ,  5J500AA01 ,  5J500AA12 ,  5J500AC36 ,  5J500AC65 ,  5J500AF15 ,  5J500AH10 ,  5J500AH25 ,  5J500AK02 ,  5J500AK05 ,  5J500AK33 ,  5J500AS16 ,  5J500AT06 ,  5J500DN04 ,  5J500DN22 ,  5J500DP02 ,  5K029AA01 ,  5K029DD02 ,  5K029DD24 ,  5K029DD28 ,  5K029FF05 ,  5K029GG05
引用特許：
出願人引用 (2件)
  • 差動データドライバー回路
    公報種別：公開公報   出願番号：特願2002-250274   出願人：株式会社東芝
  • LVDSドライバ
    公報種別：公開公報   出願番号：特願2002-168506   出願人：アンリツ株式会社
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM