特許
J-GLOBAL ID：200903047576704102
キャパシタの下部電極形成方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-365358
公開番号（公開出願番号）：特開2000-195956
出願日： 1999年12月22日
公開日（公表日）： 2000年07月14日
要約：
【要約】【課題】 高誘電体膜を有するキャパシタの製造工程時に生じる下部電極と半導体基板とを接続するプラグの電気的な欠陥及び下部電極の酸化を防止することができるプラグを有するキャパシタの下部電極形成方法を提供する。【解決手段】 本発明に係るキャパシタの製造方法によれば、下部電極34’とプラグ30との間にチタニウム珪化物膜32を形成することによって、以後行う高誘電体の蒸着工程及び誘電物質の酸素供給のための加熱酸化工程時に、プラグ30の界面に生じる自然酸化膜の成長を防止して下部電極34’とプラグ30と間の電気的な接続特性が向上する。
請求項（抜粋）：
半導体基板の上に活性領域を形成する段階と、前記活性領域が形成された前記半導体基板の上に絶縁膜を形成する段階と、前記活性領域を露出させるように前記絶縁膜の内にコンタクトホールを形成する段階と、上部コンタクト面を有し、前記コンタクトホールを通じて前記活性領域と連結される導電性プラグを形成する段階と、前記導電性プラグの上部コンタクト面の上に珪化物コンタクトを形成する段階と、前記絶縁膜の上にTiAlN膜を蒸着することによって、前記珪化物コンタクトと電気的に接続される下部電極層を形成する段階と、前記下部電極をパターニングして上部面を有する下部電極を形成する段階と、を含むことを特徴とするキャパシタの下部電極形成方法。
IPC (4件)：
H01L 21/768
, H01L 21/28 301
, H01L 27/04
, H01L 21/822
H01L 21/90 A
, H01L 21/28 301 T
, H01L 27/04 C
