特許
J-GLOBAL ID：200903047628329607
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (2件)：
伊丹 勝
, 田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-208720
公開番号（公開出願番号）：特開2009-043358
出願日： 2007年08月10日
公開日（公表日）： 2009年02月26日
要約：
【課題】セルソース線の電圧が上昇してもメモリセルの読み出し誤りが発生することがなく、しかも高速センス動作が可能な半導体記憶装置を提供する。【解決手段】メモリセルアレイ1は、ビット線の延びる方向と直交する方向に複数の制御領域CAを形成する。センスアンプ3は、メモリセルアレイ1の各制御領域内のビット線BLに対してそれぞれ個別のビット線制御信号BLCにより制御された充電電圧で初期充電を行う。BLC発生回路4は、メモリセルアレイ1の各制御領域CAに対応して複数設けられ、各BLC発生回路が、対応する制御領域内のセルソース線CELSRCの電位をそれぞれ入力し、入力された各制御領域内のセルソース線CELSRCの電圧に応じて各制御領域内のビット線制御信号BLCを個別に生成し出力する。【選択図】図1
請求項（抜粋）：
ビット線とセルソース線との間に接続された複数のメモリセルからなるメモリセルアレイと、
前記ビット線をビット線制御信号により制御された充電電圧で初期充電し、データを読み出すべきメモリセルに所定のゲート電圧を与えたときの前記ビット線に流れる電流値を検出して前記メモリセルからの読み出しデータを判定する電流検知型のセンスアンプと、
前記セルソース線の電圧を入力し前記入力されたセルソース線の電圧に応じて前記ビット線制御信号を生成し前記センスアンプに出力するビット線制御信号発生回路と
を備えた半導体記憶装置において、
前記メモリセルアレイは、前記ビット線の延びる方向と直交する方向に複数の制御領域を形成し、
前記センスアンプは、前記メモリセルアレイの各制御領域内のビット線に対してそれぞれ個別のビット線制御信号により制御された充電電圧で初期充電を行い、
前記ビット線制御信号発生回路は、前記メモリセルアレイの各制御領域に対応して複数設けられ、各ビット線制御信号発生回路が、対応する前記制御領域内のセルソース線の電位をそれぞれ入力し前記入力された各制御領域内のセルソース線の電圧に応じて前記各制御領域内のビット線制御信号を個別に生成し出力するものである
ことを特徴とする半導体記憶装置。
IPC (1件)：
FI (2件)：
G11C17/00 634B
, G11C17/00 634D
5B125BA02
, 5B125CA01
, 5B125CA15
, 5B125EA05
, 5B125ED09
, 5B125EE02
, 5B125EE13
, 5B125EE18
, 5B125FA02
