特許

J-GLOBAL ID：200903047752792480

半導体装置の製造方法

発明者： 小山 正人 ,  西山 彰
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-225740
公開番号（公開出願番号）：特開2002-043565
出願日： 2000年07月26日
公開日（公表日）： 2002年02月08日
要約：

【要約】【課題】 付加的に生じる不具合を何等伴なうことなく界面SiO2形成を確実に抑止することができるとともに、ゲート絶縁膜形成以降の後工程においてもSiO2の再成長を起こさない、汎用性の高いHigh-Kゲート絶縁膜を形成し得る半導体装置の製造方法を提供する。【解決手段】 シリコン基板(1)表面に、金属を含む酸素と結合可能な薄膜(9)を積層する工程と、前記薄膜の上に、金属酸化物膜(3)を形成する工程と、前記薄膜および金属酸化物膜が形成されたシリコン基板に熱処理を施し、前記薄膜を酸化させて金属酸化薄膜を形成して、金属酸化物薄膜および金属酸化物膜を含むゲート絶縁膜を得る工程とを具備することを特徴とする。

請求項（抜粋）：

シリコン基板表面に、金属を含む酸素と結合可能な薄膜を積層する工程と、前記薄膜の上に、金属酸化物膜を形成する工程と、前記薄膜および金属酸化物膜が形成されたシリコン基板に熱処理を施し、前記薄膜を酸化させて金属酸化物薄膜を形成して、金属酸化物薄膜および金属酸化物膜を含むゲート絶縁膜を得る工程とを具備する半導体装置の製造方法。

IPC (4件)：

H01L 29/78 ,  H01L 21/283 ,  H01L 21/316 ,  H01L 29/43

FI (7件)：

H01L 21/283 L ,  H01L 21/316 C ,  H01L 21/316 M ,  H01L 21/316 S ,  H01L 21/316 X ,  H01L 29/78 301 G ,  H01L 29/62 G

Fターム (33件)：

4M104AA01 ,  4M104BB30 ,  4M104CC05 ,  4M104DD02 ,  4M104DD04 ,  4M104EE03 ,  4M104EE12 ,  4M104EE15 ,  4M104EE16 ,  4M104EE17 ,  4M104GG08 ,  4M104HH10 ,  5F040DA19 ,  5F040EC04 ,  5F040ED03 ,  5F040ED07 ,  5F040EH02 ,  5F040EK01 ,  5F040FA05 ,  5F040FB02 ,  5F040FB04 ,  5F040FC19 ,  5F058BA20 ,  5F058BC03 ,  5F058BD01 ,  5F058BD04 ,  5F058BD05 ,  5F058BE10 ,  5F058BF12 ,  5F058BF52 ,  5F058BF62 ,  5F058BH03 ,  5F058BJ01

引用特許：

審査官引用 (7件)

• 特開昭49-039381
  
• 特開昭59-084570
  
• 高誘電酸化膜の形成方法
  公報種別：公開公報   出願番号：特願平9-334552   出願人：ソニー株式会社
• 特開昭59-011664
  
• 多層誘電体スタックおよびその方法
  公報種別：公開公報   出願番号：特願2001-020773   出願人：シャープ株式会社
• 特開平4-249358
  
• 5酸化タンタル膜の製造方法
  公報種別：公開公報   出願番号：特願2000-090211   出願人：富士通株式会社