マイクロコンピュータ及びデータ処理装置

発明者： , , ,
出願人/特許権者： ,
代理人 (1件)：玉村静世
公報種別：公開公報
出願番号（国際出願番号）：特願2001-097809
公開番号（公開出願番号）：特開2002-297563
出願日： 2001年03月30日
公開日（公表日）： 2002年10月11日
要約：

【要約】【課題】リセットスタートを要することなく、任意のユーザプログラム実行状態から、ブートマット内の消去及び書き込み処理プログラムを利用することができるマイクロコンピュータを提供する。【解決手段】リセットスタートの後にブートモードの指定によって利用可能な不揮発性メモリ上のブートマット(Tmat)に不揮発性メモリ(13)の消去及び書き込み処理プログラム等の処理プログラムを格納し、更にそこに、処理プログラムの転送制御プログラムを格納しておく。オンチップCPU(2)が任意のユーザプログラムを実行している状態から所定のレジスタ(FCCS)に特定の制御情報(SCO=1)を設定することをトリガとして、CPUを前記ブートマット内の転送制御プログラムを実行させる状態に遷移させ、処理プログラムをオンチップRAMに転送し、CPUを再び任意プログラムを実行する状態に復帰させる。この処理にはリセットスタートのようなシーケンスは不要である。

請求項（抜粋）：

CPUと、第1領域及び第2領域を備え消去及び書き込み可能な不揮発性メモリと、前記第1領域が保有するプログラムを前記CPUが実行する第1状態、又は第2領域が保有するプログラムを前記CPUが実行する第2状態を指示することが可能な第1指示手段と、前記第2状態から遷移して前記第1領域が保有するプログラムを前記CPUが実行する第3状態を指示することが可能な第2指示手段と、を含み、前記第1指示手段はリセット動作の解除に応答して前記第1状態又は前記第2状態へのモード信号を受け付ける入力回路であり、前記第2指示手段は前記第2状態において前記CPUによりアクセス可能であって前記第3状態への第1制御情報が設定される第1記憶手段であることを特徴とするマイクロコンピュータ。

IPC (3件)：

G06F 15/78 510 , G06F 12/14 310 , G11C 16/02

FI (3件)：

G06F 15/78 510 A , G06F 12/14 310 A , G11C 17/00 601 Z

Fターム (13件)：

5B017AA08 , 5B017BA06 , 5B017CA13 , 5B025AA03 , 5B025AB01 , 5B025AC01 , 5B025AD04 , 5B025AD08 , 5B025AD14 , 5B025AD15 , 5B025AE08 , 5B025AE10 , 5B062HH08

引用特許：

審査官引用 (7件)

ユーザプログラムおよびオペレーティングシステム間の高速通信のための方法
公報種別：公開公報出願番号：特願平3-361081 出願人：クレイリサーチ,インコーポレイティド
フラッシュROM管理方式
公報種別：公開公報出願番号：特願平6-050074 出願人：ファナック株式会社
マイクロコンピュータ
公報種別：公開公報出願番号：特願平5-154796 出願人：株式会社日立製作所

全件表示

前のページに戻る