特許

J-GLOBAL ID：200903048038079032

深いサブミクロン様式のVLSI設計用の低しきい値電圧MOSFETデバイスと正規しきい値電圧MOSFETデバイスを混合した論理ブロック

発明者： ウェイ・チェン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-144126
公開番号（公開出願番号）：特開平11-017522
出願日： 1998年05月26日
公開日（公表日）： 1999年01月22日
要約：

【要約】【課題】 論理ブックの待機電力を増大させずに性能を高める低Vtデバイスと正規Vtデバイスを混合した論理ブックを提供する。【解決手段】 低Vtデバイスが、速度を高めるために使用され、正規Vtデバイスが、論理ブックのオフ電流を遮断するために使用される。混合されたVt構造の最適化が重要である。出力とアースの間ですべての低Vtデバイスから単一経路を作成することはできず、出力とVddの間ですべての低Vtデバイスから単一経路を作成することはできない。一般に、Vddとアースに接続されるデバイスは、正規Vtデバイスでなければならず、低Vtデバイスは、出力の最も近くに接続しなければならない。すべての低Vtデバイスは、そのオフ状態で適切に逆バイアスされなければならない。待機電力、速度および雑音余裕度における利点のため、そのような混合Vt、低Vtおよび正規Vt論理ブックを、VLSI設計(たとえば、高性能マイクロプロセッサの設計)において幅広く使用することができる。

請求項（抜粋）：

待機電力の大きさを増大させずに性能を高めるための低しきい値電圧デバイスと正規しきい値電圧デバイスを混合した論理ブックにおいて、Vddとアースの間に、漏れ電流を低減するために大きな抵抗として働く少なくとも1つの正規しきい値電圧デバイスを有する論理ブック。

IPC (8件)：

H03K 19/0944 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088 ,  H03K 19/096 ,  H03K 19/20

FI (6件)：

H03K 19/094 A ,  H03K 19/096 A ,  H03K 19/20 ,  H01L 21/82 D ,  H01L 27/04 F ,  H01L 27/08 102 C

引用特許：

出願人引用 (4件)

• CMOS回路
  公報種別：公開公報   出願番号：特願平6-308215   出願人：ヒューレット・パッカード・カンパニー
• NCMOS回路
  公報種別：公開公報   出願番号：特願平5-307471   出願人：ヒューレット・パッカード・カンパニー
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-003011   出願人：株式会社東芝
• 特開平2-292859
  

審査官引用 (4件)

• CMOS回路
  公報種別：公開公報   出願番号：特願平6-308215   出願人：ヒューレット・パッカード・カンパニー
• NCMOS回路
  公報種別：公開公報   出願番号：特願平5-307471   出願人：ヒューレット・パッカード・カンパニー
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-003011   出願人：株式会社東芝
• 特開平2-292859