特許
J-GLOBAL ID:200903048130350095

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 宮井 暎夫
公報種別:公開公報
出願番号(国際出願番号):特願平6-300832
公開番号(公開出願番号):特開平8-162499
出願日: 1994年12月05日
公開日(公表日): 1996年06月21日
要約:
【要約】【目的】 作業性の向上と設備のコストダウンを図るとともに、歩留りと信頼性の向上が図れる半導体装置を実現する。【構成】 半導体素子1を固定する位置の配線基板4の一部あるいは半導体素子1の一部に仮止用樹脂9を塗布して、配線基板4の配線電極5と半導体素子1のバンプ3とを接続材料6で接続すると同時またはその後に、仮止用樹脂9を硬化あるいは半硬化して半導体素子1を配線基板4に仮止めする。この仮止めした状態で、導通テスト、バーンイン、動作テストなどを実施し、良品であれば、配線基板4と半導体素子1との間に封入用樹脂8を充填し硬化する。半導体素子1と配線基板4とを仮止用樹脂9で仮止めした状態でテストを実施するため、テスト時や運搬時に少々ストレスがかかっても半導体素子1は配線基板4から外れることなく、配線電極5とバンプ3との接続部7の導通不良等を防止できる。
請求項(抜粋):
配線基板あるいは半導体素子の一部に、仮止用樹脂を塗布した後、前記配線基板の配線電極と前記半導体素子のバンプとを半田あるいは導電性接着剤により接続すると同時またはその後に、前記仮止用樹脂を硬化あるいは半硬化し、その後、前記配線基板と前記半導体素子との間に封入用樹脂を充填することを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/60 311 ,  H01L 21/56
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る