特許
J-GLOBAL ID：200903048149646300
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-168026
公開番号（公開出願番号）：特開平8-031955
出願日： 1994年07月20日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 低電圧でも安定に動作可能な半導体装置の製造技術を提供する。【構成】 第1導電型の表面領域を有する半導体基板と、表面領域の表面上の所定の領域に直接形成され、第1導電型と逆の第2導電型の不純物を含む導電膜と、表面領域のうち、導電膜に接している領域に、導電膜からの不純物拡散によって形成された第2導電型の染みだし拡散領域と、表面領域のうち、導電膜に隣接する領域から導電膜の下にもぐり込んで形成された第2導電型の低抵抗領域と、表面領域の所定の領域に形成されたDDD構造トランジスタとを有し、前記低抵抗領域が導電膜の下にもぐり込んでいる長さが、DDD構造の深いソース/ドレイン領域がゲート電極の下にもぐり込んでいる長さとほぼ等しい。
請求項（抜粋）：
第1導電型の表面領域を有する半導体基板と、前記表面領域の表面上の所定の領域に直接形成され、第1導電型と逆の第2導電型の不純物を含む導電膜と、前記表面領域のうち、前記導電膜に接している領域に、前記導電膜からの不純物拡散によって形成された第2導電型の染みだし拡散領域と、前記表面領域のうち、前記導電膜に隣接する領域から、前記導電膜の下にもぐり込んで形成された第2導電型の低抵抗領域と、前記表面領域の所定の領域に画定されたチャネル領域上にゲート絶縁膜を介して形成された第1のゲート電極、該第1のゲート電極の両側に形成された第2導電型の第1のソース/ドレイン領域、及び該第1のソース/ドレイン領域を含みさらに深く形成された第2導電型の第2のソース/ドレイン領域から構成されるDDD構造トランジスタとを有し、前記低抵抗領域が前記導電膜の下にもぐり込んでいる長さが、前記第2のソース/ドレイン領域が前記第1のゲート電極の下にもぐり込んでいる長さとほぼ等しい半導体装置。
IPC (4件)：
H01L 21/8244
, H01L 27/11
, H01L 29/78
, H01L 21/336
H01L 27/10 381
, H01L 29/78 301 L
