特許
J-GLOBAL ID：200903048676465403

半導体装置の製造方法

発明者：
幸山 裕亮

幸山 裕亮 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-240000
公開番号（公開出願番号）：特開平9-082664
出願日： 1995年09月19日
公開日（公表日）： 1997年03月28日
要約：
【要約】【課題】微細コンタクトホールとその近傍の配線等とのパターン合わせ余裕を確保し、低い製造コスト、高い製造歩留りで微細コンタクトホールを形成する。【解決手段】半導体領域50上に第1絶縁膜11、第2絶縁膜12および第3絶縁膜13を順に形成する工程と、第3絶縁膜上にフォトレジスト膜15を形成し、所定のコンタクトホールパターン15aを転写する工程と、フォトレジスト膜をマスクとして第3絶縁膜をテーパエッチングして第3絶縁膜にコンタクトホール13aを形成する工程と、第3絶縁膜をマスクとして第2絶縁膜をエッチングして第2絶縁膜にコンタクトホール12aを形成する工程と、第2絶縁膜に対して高い選択比を有する条件で第1絶縁膜をエッチングして第1絶縁膜にコンタクトホール11aを形成する工程とを具備する。
請求項（抜粋）：
半導体領域上に第1絶縁膜を形成する工程と、前記第1絶縁膜上に第2絶縁膜を形成する工程と、前記第2絶縁膜上に第3絶縁膜を形成する工程と、前記第3絶縁膜上にフォトレジスト膜を形成し、前記フォトレジスト膜に所定のコンタクトホールパターンを転写する工程と、前記フォトレジスト膜をマスクとして前記第3絶縁膜をテーパエッチングする工程と、前記第3絶縁膜をマスクとして前記第2絶縁膜をエッチングする工程と、前記第2絶縁膜に対して高い選択比を有する条件で前記第1絶縁膜をエッチングして第1絶縁膜にコンタクトホールを形成する工程とを具備することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/28 ,  H01L 21/768 ,  H01L 27/108 ,  H01L 21/8242
FI (3件)：
H01L 21/28 L ,  H01L 21/90 C ,  H01L 27/10 681 B
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM