特許

J-GLOBAL ID：200903048973903711

半導体装置及びその製造方法

発明者： 川原 敬
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-043926
公開番号（公開出願番号）：特開2000-243833
出願日： 1999年02月22日
公開日（公表日）： 2000年09月08日
要約：

【要約】【課題】 下層配線とその接続孔内の埋め込み層との接触面積を一定にすることにより、埋め込み層と下層配線との接続抵抗のバラツキを小さくすることができる半導体装置及びその製造方法を提供する。【解決手段】 本発明に係る半導体装置は、絶縁膜11上に形成された下層配線16と、下層配線16及び絶縁膜11の上に形成された層間絶縁膜19と、層間絶縁膜19に形成された、下層配線11上に位置するビアホール19aと、ビアホール内に埋め込まれた埋め込み層と、を具備するものであり、ビアホール19aの底面が下層配線16の底面と同じ又はそれより低く形成されている。これにより、埋め込み層と下層配線との接続抵抗を安定させることができる。

請求項（抜粋）：

絶縁膜上に形成された下層配線と、該下層配線及び該絶縁膜の上に形成された層間絶縁膜と、該層間絶縁膜に形成された、該下層配線上に位置する接続孔と、該接続孔内に埋め込まれた埋め込み層と、を具備し、上記接続孔の底面が上記下層配線の底面と同じ又はそれより低く形成されていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/3205

FI (4件)：

H01L 21/90 B ,  H01L 21/28 301 R ,  H01L 21/88 R ,  H01L 21/88 N

Fターム (27件)：

4M104BB14 ,  4M104DD08 ,  4M104FF13 ,  4M104FF16 ,  4M104FF22 ,  4M104FF26 ,  5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ09 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK09 ,  5F033KK18 ,  5F033KK33 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN12 ,  5F033PP04 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ09 ,  5F033QQ37 ,  5F033XX09

引用特許：

審査官引用 (5件)

• 特開平4-188753
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平9-116626   出願人：日本電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平9-158571   出願人：ソニー株式会社
• 多層配線装置
  公報種別：公開公報   出願番号：特願平7-011599   出願人：三菱電機株式会社
• 特開昭61-222237