特許

J-GLOBAL ID：200903049001265649

半導体記憶装置

発明者： 高橋 勉 ,  藤満 司倫
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平11-249574
公開番号（公開出願番号）：特開2001-076485
出願日： 1999年09月03日
公開日（公表日）： 2001年03月23日
要約：

【要約】【課題】 SCRC回路を不要とすることで、半導体チップサイズの縮小を図ることにある。【解決手段】 第1論理回路(273)と、上記第1論理回路の出力信号によって駆動されるpチャンネル型MOSトランジスタ(Q28)を含む第2論理回路(274)とを設け、上記pチャンネル型MOSトランジスタには、上記第1論理回路に供給される電圧よりも低いレベルの電圧を生成する上記電源回路からの出力電圧を供給する。これにより、上記pチャンネル型MOSトランジスタのゲート・ソース間電圧Vgsが低下され、サブスレッショホールド電流を低減することができる。このことが、SCRC回路を不要とすることで、半導体チップサイズの縮小化を達成する。

請求項（抜粋）：

第1レベルの電圧を発生するための第1電源と、上記第1レベルよりも低い第2レベルの電圧を発生させるための第2電源と、上記第2電源の出力電圧が供給されるメモリセルと、上記第2電源の出力電圧を動作用電源電圧として取り込み、上記メモリセルからデータ線に読み出された信号を増幅するためのセンスアンプと、上記データ線を選択するためのカラムスイッチと、カラムアドレス信号のデコード結果を論理反転するための第1論理回路と、上記第1論理回路の出力信号によって駆動されるpチャンネル型MOSトランジスタを含み、上記カラムスイッチを駆動するための第2論理回路と、を有し、上記第1論理回路の動作用電源電圧が上記第1電源の出力電圧とされ、上記pチャンネル型MOSトランジスタの動作用電源電圧が上記第2電源の出力電圧とされることを特徴とする半導体記憶装置。

FI (2件)：

G11C 11/34 354 D ,  G11C 11/34 354 F

Fターム (4件)：

5B024AA07 ,  5B024BA18 ,  5B024BA27 ,  5B024CA13

引用特許：

審査官引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-086250   出願人：三菱電機株式会社
• 半導体メモリおよびその製造方法、電圧レギュレータ回路および電圧レギュレータ、電圧調整方法ならびに出力電圧および出力電流生成方法ならびに出力電圧調整方法および半導体記憶装置
  公報種別：公開公報   出願番号：特願平8-345291   出願人：株式会社日立製作所, テキサスインスツルメンツインコーポレイテツド
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平10-187350   出願人：三菱電機株式会社