特許
J-GLOBAL ID：200903049074840684

半導体装置、半導体信号処理装置、およびクロスバースイッチ

発明者：
野田 英行

野田 英行 について

, 
齊藤 和則

齊藤 和則 について

, 
有本 和民

有本 和民 について

, 
堂阪 勝己

堂阪 勝己 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2005-143109
公開番号（公開出願番号）：特開2006-127460
出願日： 2005年05月16日
公開日（公表日）： 2006年05月18日
要約：
【課題】 大量のデータを、その演算内容およびデータビット幅にかかわらず高速で演算処理する。【解決手段】 メモリセルマット(30)を複数のエントリ(ERY)に分割し、各エントリ(ERY)に対応して、演算処理ユニット(ALU)を配置し、これらのエントリと対応の演算処理ユニットとの間で、ビットシリアルかつエントリパラレル態様で演算処理を実行する。並列演算性が低い場合には、このメモリセルマット(30)下部に設けられた演算器群(82)に対して、エントリシリアルかつビットパラレル態様でデータを転送して演算処理を実行する。【選択図】 図30
請求項（抜粋）：
行列状に配列されかつ複数のエントリに分割される複数のメモリセルを有するメモリセルアレイ、 各前記エントリに対応して配置され、各々が指定された演算を対応のエントリのデータに対して行なう複数の第1の演算回路、 各前記エントリと対応の第1の演算回路との間でデータを転送する複数のデータ転送線、および 前記複数のデータ転送線それぞれに対応して配置され、対応のデータ転送線と対応の第1の演算回路との間でビット単位でかつエントリパラレル態様でデータを転送する複数のデータ転送回路を備え、 各前記エントリには多ビットデータが格納され、各前記第1の演算回路は対応のエントリの多ビットデータに対してビットシリアルな態様で演算を実行する、半導体装置。
IPC (2件)：
G06F 15/80 ,  G06F 17/16
FI (2件)：
G06F15/80 ,  G06F17/16 M
Fターム (4件)：
5B056AA05 ,  5B056BB42 ,  5B056BB71 ,  5B056HH03
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM