特許

J-GLOBAL ID：200903049134733068

半導体集積回路装置

発明者： 新井 鉄也 ,  長谷川 雅俊 ,  成井 誠司 ,  宮武 伸一 ,  田中 洋介 ,  梶谷 一彦 ,  藤澤 宏樹 ,  久保内 修一
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平9-197754
公開番号（公開出願番号）：特開平11-031384
出願日： 1997年07月08日
公開日（公表日）： 1999年02月02日
要約：

【要約】【課題】 内部電圧発生回路の供給能力を大きくすることなく、負電位の内部電圧VLLをその到達電位とするサブワード線SWL0のレベル変化を高速化し、サブワード線のレベル変化にともなう内部電圧VLLの電位変動を抑制して、その高速性及び低コスト性を損なうことなく、階層ワード線方式及びネガティブワード線方式を採るダイナミック型RAM等の動作を安定化する。【解決手段】 高電圧VHHをその選択レベルとするサブワード線SWL0等をその非選択レベルつまり負電位の内部電圧VLLに遷移させる際、その電位を、まず外部供給されかつ充分な供給配線が用意される例えば接地電位VSSを目標電位として変化させた後、相補ビット線B0*〜Bm*のプリチャージ動作が行われる期間を利用して、供給能力が小さな非選択レベルつまり負電位の内部電圧VLLを目標電位として変化させる。

請求項（抜粋）：

その電位が第1の電位とされる内部電圧を生成する内部電圧発生回路と、その一方の論理レベルが上記第1の電位とされその他方の論理レベルが第2の電位とされる内部信号線と、その電位が上記第1及び第2の電位間の第3の電位とされる外部電圧が入力される外部端子とを具備し、上記内部信号線が上記第2の電位から上記第1の電位に遷移されるとき、その電位がまず上記第3の電位を目標電位として変化された後、上記第1の電位を目標電位として変化されることを特徴とする半導体集積回路装置。

IPC (2件)：

G11C 11/407 ,  G11C 11/401

FI (2件)：

G11C 11/34 354 D ,  G11C 11/34 362 H

引用特許：

出願人引用 (4件)

• 半導体メモリー装置におけるワードラインの駆動回路
  公報種別：公開公報   出願番号：特願平4-054981   出願人：サムサンエレクトロニクスシーオー.,エルテイーデイー
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-334950   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-040684   出願人：株式会社東芝
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-122324   出願人：株式会社日立製作所

審査官引用 (3件)

• 半導体メモリー装置におけるワードラインの駆動回路
  公報種別：公開公報   出願番号：特願平4-054981   出願人：サムサンエレクトロニクスシーオー.,エルテイーデイー
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-040684   出願人：株式会社東芝
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-334950   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社