特許
J-GLOBAL ID：200903049318105264

メモリデバイスの操作方法

発明者：
アサフ・シャピール

アサフ・シャピール について

, 
ドロール・アヴニ

ドロール・アヴニ について

, 
ボアツ・エイタン

ボアツ・エイタン について


出願人/特許権者：
サイファン・セミコンダクターズ・リミテッド

サイファン・セミコンダクターズ・リミテッド について


代理人 (1件)： 社本 一夫 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-023064
公開番号（公開出願番号）：特開2003-263893
出願日： 2003年01月31日
公開日（公表日）： 2003年09月19日
要約：
【要約】【課題】 メモリアレイ内のメモリセルのビットを操作(プログラミングまたは消去)するための、およびこのようなアレイのパルス操作を低減するための方法を提供すること。【解決手段】 メモリアレイ内のメモリセルのビットを操作する方法であって、メモリセルのサンプルのビットに操作パルスを印加するステップと、ビットの電気的、物理的、および機械的特性のうちの少なくとも1つ(たとえば閾値電圧)の、操作パルスに対する応答を決定するステップと、応答の関数である少なくとも1つのさらなる操作パルスをアレイの残りに印加するステップと、を含む方法。
請求項（抜粋）：
メモリアレイ内のメモリセルのビットを操作する方法であって、メモリセルのサンプルのビットに操作パルスを印加するステップと、前記ビットの電気的、物理的、および機械的特性のうちの少なくとも1つの、前記操作パルスに対する応答を決定するステップと、前記応答の関数である少なくとも1つのさらなる操作パルスを前記アレイの残りに印加するステップと、を含む方法。
IPC (2件)：
G11C 16/02 ,  G11C 16/04
FI (5件)：
G11C 17/00 611 G ,  G11C 17/00 621 Z ,  G11C 17/00 611 A ,  G11C 17/00 612 B ,  G11C 17/00 612 F
Fターム (4件)：
5B025AA07 ,  5B025AD04 ,  5B025AD05 ,  5B025AD08
引用特許：
出願人引用 (2件)
  • 米国特許第6,011,725号
  • 米国特許出願09/730,586号、発明の名称「ProgrammingAnd Erasing Methods For An NROM Array」
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM