特許
J-GLOBAL ID：200903049339797395
ゲート酸化層の完全性を向上させた半導体トレンチデバイス
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
小池 晃
, 田村 榮一
, 伊賀 誠司
公報種別：公表公報
出願番号（国際出願番号）：特願2002-503949
公開番号（公開出願番号）：特表2004-507882
出願日： 2001年06月15日
公開日（公表日）： 2004年03月11日
要約：
MOSFETの活性領域に配設された第1のトレンチ(11)と、MOSFETの端部領域に配設された第2のトレンチ(12)とを有するパワーMOSFET(1)の酸化層の降伏電圧を高める。本発明では、マスク技術を用いて、第2のトレンチの上端の角部近傍の酸化層(13)の厚みを厚くし、製造工程における2回の酸化処理によりこの領域が薄くなること(及びこれに伴う降伏電圧の低下)を補償する。
請求項（抜粋）：
第1の伝導性タイプを有する第1の領域と、第2の伝導性タイプを有する第2の領域と、該第1及び第2の領域に接続された第1及び第2のトレンチとを備える構造物を準備する工程と、
上記第1のトレンチに対し、該第1のトレンチに亘る平均厚みがt1となる第1の電気的な絶縁層を堆積させる工程と、
上記第2のトレンチに対し、該第2のトレンチに亘る平均厚みがt2となる第2の電気的な絶縁層を堆積させる工程とを有し、
t1/t2が少なくとも1.2であるトレンチ二重拡散金属酸化膜半導体の製造方法。
IPC (3件)：
H01L29/78
, H01L21/336
, H01L29/06
H01L29/78 652K
, H01L29/78 652N
, H01L29/78 653A
, H01L29/06 301V
, H01L29/78 658F
, H01L29/78 658G
