特許
J-GLOBAL ID:200903049538033507
ドライバ回路
発明者:
出願人/特許権者:
代理人 (1件):
前田 弘 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-233212
公開番号(公開出願番号):特開2003-152523
出願日: 2002年08月09日
公開日(公表日): 2003年05月23日
要約:
【要約】【課題】 差動データ伝送における差動スキューを抑制する。【解決手段】 NMOSトランジスタM0のドレイン電位Vttが基準電位Vctrlより低い場合、オペアンプ4の出力が上昇しNMOSトランジスタM1,M2の基板電位が上がり、NMOSトランジスタM1,M2のオン抵抗値が減少する。この結果、NMOSトランジスタM0のドレイン電位Vttが上がる。一方、NMOSトランジスタM0のドレイン電位Vttが基準電位Vctrlより高い場合、オペアンプ4の出力が下降しNMOSトランジスタM1,M2の基板電位が下がり、NMOSトランジスタM1,M2のオン抵抗値が増大する。この結果、NMOSトランジスタM0のドレイン電位Vttが下がる。このフィードバック作用により、NMOSトランジスタM0のドレイン電位Vttは基準電位Vctrlと等しくなる。
請求項(抜粋):
所定の正または負の電流を出力する定電流部と、第1の電圧を受ける第1のノードに一端が接続された第1の抵抗の他端に接続可能な第1のパッドと、前記第1のノードに一端が接続された第2の抵抗の他端に接続可能な第2のパッドと、前記定電流部の出力ノードと前記第1のパッドとの間に接続され、第1の信号に応答してオン/オフする第1のスイッチング素子と、前記定電流部の出力ノードと前記第2のパッドとの間に接続され、前記第1の信号と相補の第2の信号に応答してオン/オフする第2のスイッチング素子と、前記定電流部の出力ノードの電位が所定の電位になるように制御する制御部とを備えることを特徴とするドライバ回路。
IPC (2件):
FI (2件):
H03F 3/45 B
, H03K 19/00 101 F
Fターム (34件):
5J056AA05
, 5J056BB21
, 5J056BB22
, 5J056CC01
, 5J056DD28
, 5J056EE04
, 5J056FF06
, 5J056FF08
, 5J056GG04
, 5J056HH01
, 5J056HH02
, 5J066AA01
, 5J066AA12
, 5J066CA00
, 5J066FA17
, 5J066HA10
, 5J066HA25
, 5J066HA39
, 5J066KA00
, 5J066KA01
, 5J066KA05
, 5J066KA06
, 5J066KA12
, 5J066KA33
, 5J066KA42
, 5J066MA11
, 5J066MA21
, 5J066ND01
, 5J066ND11
, 5J066ND22
, 5J066ND23
, 5J066PD02
, 5J066TA02
, 5J066TA06
引用特許:
出願人引用 (3件)
-
CMOS駆動回路
公報種別:公開公報
出願番号:特願平4-049155
出願人:富士通株式会社
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願平9-196470
出願人:株式会社日立製作所
-
電流源およびその方法
公報種別:公開公報
出願番号:特願2000-071553
出願人:モトローラ・インコーポレイテッド
審査官引用 (3件)
-
CMOS駆動回路
公報種別:公開公報
出願番号:特願平4-049155
出願人:富士通株式会社
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願平9-196470
出願人:株式会社日立製作所
-
電流源およびその方法
公報種別:公開公報
出願番号:特願2000-071553
出願人:モトローラ・インコーポレイテッド
前のページに戻る