特許
J-GLOBAL ID：200903049562998254
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-338377
公開番号（公開出願番号）：特開2007-149736
出願日： 2005年11月24日
公開日（公表日）： 2007年06月14日
要約：
【課題】アバランシェ耐量やゲート絶縁膜の信頼性を維持したスーパージャンクション構造を用いたトレンチゲート構造の半導体装置を提供すること。【解決手段】第1導電型の半導体層1上に横方向に交互に配置された第1導電型の第1の半導体領域2と第2導電型の第2の半導体領域3と、前記第1の半導体領域の上に形成された第2導電型の第3の半導体領域5と、前記第3の半導体領域領域の表面の一部に形成された第1導電型の第4の半導体領域6と、前記第4の半導体領域と第3の半導体領域と第1の半導体領域とにそれぞれ接するように形成された溝部内に絶縁膜8を介して設けられた制御電極9と、第1の主電極4と、前記第3および第4の半導体領域に接合する第2の主電極と、前記絶縁膜8、前記第1の半導体領域2、前記第2の半導体領域3とにそれぞれ接し、その底面は前記制御電極の底面よりも深い第2導電型の第5の半導体領域7とを備えた半導体装置。【選択図】図1
請求項（抜粋）：
第1導電型の半導体層と、
前記第1導電型の半導体層上に横方向に交互に配置された第1導電型の第1の半導体領域と第2導電型の第2の半導体領域と、
前記第1の半導体領域の上に形成された第2導電型の第3の半導体領域と、
前記第3の半導体領域領域の表面の一部に形成された第1導電型の第4の半導体領域と、
前記第4の半導体領域と第3の半導体領域と第1の半導体領域とにそれぞれ接するように形成された溝部内に絶縁膜を介して設けられた制御電極と、
前記第1導電型の半導体層に電気的に接続された第1の主電極と、
前記第3および第4の半導体領域に接合するよう形成された第2の主電極と、
前記絶縁膜と、前記第1の半導体領域と、前記第2の半導体領域と、にそれぞれ接するように形成され、その底面は前記制御電極の底面よりも深い第2導電型の第5の半導体領域と、
を備えたことを特徴とする半導体装置。
IPC (2件)：
FI (3件)：
H01L29/78 652H
, H01L29/78 653A
, H01L29/78 652P
