特許
J-GLOBAL ID：200903049787052163

バッファ回路とバッファツリー及び半導体装置

発明者：
高橋 弘行

高橋 弘行 について

, 
佐竹 弘之

佐竹 弘之 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2002-210628
公開番号（公開出願番号）：特開2004-056428
出願日： 2002年07月19日
公開日（公表日）： 2004年02月19日
要約：
【課題】伝搬遅延時間を短縮しクロックツリーバッファに好適なバッファ回路の提供。【解決手段】第1、第2の電源間に直列接続され、制御端子の信号値に基づきオン・オフ制御される2つのトランジスタ(PM1、NM1)を備え、2つのトランジスタの接続点が出力端子(OUT)に接続され、トランジスタ(PM1)は入力端子(IN)に制御端子が接続されており、入力端子(IN)からの入力信号に基づきトランジスタ(NM1)をオン・オフ制御する回路を備え、この回路は入力信号が第2の電源に対応する第2の論理レベルのときトランジスタ(NM1)をオフし入力信号の第1の電源に対応する第1の論理レベルへの遷移時にトランジスタ(NM1)をオンし出力端子(OUT)を第2の電源電圧側に遷移させ、次にトランジスタ(NM1)をオフし、入力信号が第1から第2の論理レベルへ遷移しトランジスタ(PM1)がオフからオンへ遷移するときトランジスタ(NM1)はオフ状態とされ、出力端子(OUT)にはフリップフロップ(INV2、INV3)が接続される。【選択図】図1
請求項（抜粋）：
入力端子から入力する入力信号と出力信号を出力する出力端子を有するバッファ回路において、 互いに異なる電源電圧の第1の電源と第2の電源との間に直列形態に接続され、制御端子にそれぞれ供給される信号に基づきオン及びオフが制御される第1のトランジスタと第2のトランジスタとを備え、 前記第1のトランジスタと前記第2のトランジスタとの接続ノードが、前記バッファ回路の出力端子に接続されており、 前記第1のトランジスタは、その制御端子が、前記バッファ回路の入力端子に接続されており、 前記バッファ回路の入力端子に供給される入力信号を受け取る入力端子を少なくとも備え、前記第2のトランジスタの制御端子へ供給される信号を出力端子より出力する制御回路であって、 前記入力信号が前記第2の電源電圧に対応する第2の論理レベルのとき前記第2のトランジスタをオフ状態とし、前記入力信号が前記第2の論理レベルから、前記第1の電源電圧に対応する第1の論理レベルに切り替わると、前記第2のトランジスタをオン状態として、前記バッファ回路の出力端子の出力信号電圧を前記第2の電源電圧側に遷移させ、その後、前記入力信号が前記第1の論理レベルから前記第2の論理レベルへ遷移する前に、前記第2のトランジスタをオフ状態に設定し、前記入力信号が前記第1の論理レベルから前記第2の論理レベルへ遷移して、前記第1のトランジスタがオフ状態からオンへ切り替わるときには、前記第2のトランジスタがオフ状態に保たれているように制御する制御回路を備えている、ことを特徴とするバッファ回路。
IPC (5件)：
H03K19/0175 ,  H01L21/82 ,  H01L21/822 ,  H01L27/04 ,  H03K19/096
FI (4件)：
H03K19/00 101F ,  H03K19/096 B ,  H01L27/04 D ,  H01L21/82 W
Fターム (24件)：
5F038CD06 ,  5F038CD08 ,  5F038CD09 ,  5F038DF01 ,  5F038EZ08 ,  5F038EZ20 ,  5F064BB05 ,  5F064BB07 ,  5F064BB26 ,  5F064CC12 ,  5F064EE47 ,  5F064EE54 ,  5J056AA03 ,  5J056AA04 ,  5J056BB02 ,  5J056CC05 ,  5J056DD13 ,  5J056DD29 ,  5J056EE04 ,  5J056EE07 ,  5J056FF01 ,  5J056FF08 ,  5J056GG08 ,  5J056KK01
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM