特許
J-GLOBAL ID:200903049847788318
メモリマップドモニタリング回路を有する光トランシーバおよびホストアダプタ
発明者:
,
,
,
出願人/特許権者:
代理人 (3件):
稲葉 良幸
, 大賀 眞司
, 大貫 敏史
公報種別:公表公報
出願番号(国際出願番号):特願2007-509647
公開番号(公開出願番号):特表2007-535242
出願日: 2005年04月20日
公開日(公表日): 2007年11月29日
要約:
ホストアダプタが、光電トランシーバの動作をモニタリングするように構成される。ホストアダプタは、トランシーバインタフェースと、メモリと、比較ロジックと、ホストインタフェースとを含む。トランシーバインタフェースは、光電トランシーバから、光電トランシーバの動作条件に対応するデジタル値を受信する。メモリは、光電トランシーバから受信したデジタル値を含む、光電トランシーバに関連する情報を記憶するための、1つまたは複数のメモリアレイを含む。比較ロジックは、デジタル値を制限値と比較してフラグ値を生成するように構成され、フラグ値は、光電トランシーバの動作中に、メモリ内の事前定義されたフラグ記憶位置に記憶される。ホストインタフェースは、ホスト装置から受信したコマンドに従って、事前定義されたフラグ記憶位置を含む、メモリ内の、ホストにより指定された位置から、ホスト装置が読み出すことを可能にする。
請求項(抜粋):
光電トランシーバをモニタリングするための回路であって、前記回路は、
光電トランシーバをホスト装置に接続するように構成された、ホストアダプタを備え、前記ホストアダプタは、
前記光電トランシーバの動作条件に対応するデジタル値を、前記光電トランシーバから受信するための、トランシーバインタフェースと、
前記光電トランシーバから受信した前記デジタル値を含む、前記光電トランシーバに関連する情報を記憶するための、1つまたは複数のメモリアレイを含むメモリと、
前記デジタル値を制限値と比較してフラグ値を生成するように構成された、比較ロジックと(前記フラグ値は、前記光電トランシーバの動作中に前記メモリ内の事前定義されたフラグ記憶位置に記憶される)、
ホストから受信したコマンドに従って、前記事前定義されたフラグ記憶位置を含む、前記メモリ内の、ホストにより指定された位置から、前記ホストが読み出すことを可能にするように構成された、ホストインタフェースとを含む回路。
IPC (6件):
H04B 10/08
, H04B 10/04
, H04B 10/06
, H04B 10/14
, H04B 10/26
, H04B 10/28
FI (2件):
Fターム (18件):
5K102AA11
, 5K102AA15
, 5K102AA63
, 5K102AH01
, 5K102AH23
, 5K102AH26
, 5K102MA01
, 5K102MB13
, 5K102MC23
, 5K102MD01
, 5K102MD03
, 5K102MH02
, 5K102MH13
, 5K102MH22
, 5K102RD02
, 5K102RD05
, 5K102RD26
, 5K102RD28
引用特許: