特許
J-GLOBAL ID：200903050551760246

画素回路および表示装置

発明者：
浅野 慎

浅野 慎 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2004-159378
公開番号（公開出願番号）：特開2005-338591
出願日： 2004年05月28日
公開日（公表日）： 2005年12月08日
要約：
【課題】画素内部の能動素子のしきい値のばらつきによらず、安定かつ正確に各画素の発光素子に所望の値の電流を供給でき、かつ、プリチャージ電位線によるオフセットキャンセル機能を有したとしても安定に基準電位を保持でき、表示画像の輝度に勾配ができることを防止でき、その結果として高品位な画像を表示することが可能な画素回路、および表示装置を提供する。【解決手段】電源電圧Vccを供給するn列分の電源電位線VCCL101〜VCCL10nと、オフセットキャンセルを行うための基準電圧Vpcを供給するためのn列分のプリチャージ電位線VPCL101〜VPCL10nを信号線SGL101〜SGL10nの並行するように同一方向に配線している。【選択図】 図6
請求項（抜粋）：
流れる電流によって輝度が変化する電気光学素子を駆動する画素回路であって、 少なくとも輝度情報に応じたデータ信号が供給される信号線と、 少なくとも第1の制御線および第2の制御線と、 所定のプリチャージ電位と、 第1のノードと、 第2のノードと、 第1端子と第2端子間で電流供給ラインを形成し、上記第2のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、 上記信号線と上記第1のノードとの間に接続され、上記第1の制御線によって導通制御される第1のスイッチと、 上記第1のノードと上記駆動トランジスタの制御端子に接続された第2のノード間に接続された結合キャパシタと、 一端がプリチャージ電位に接続され、他端が上記第1のノードまたは第2のノードに接続され、上記第2の制御線によって導通制御される第2のスイッチと、を有し、 上記プリチャージ電位線が信号線と並行するように同一方向に配線されている 画素回路。
IPC (3件)：
G09G3/30 ,  G09G3/20 ,  H05B33/14
FI (7件)：
G09G3/30 J ,  G09G3/20 611H ,  G09G3/20 623Y ,  G09G3/20 624B ,  G09G3/20 641D ,  G09G3/20 642A ,  H05B33/14 A
Fターム (20件)：
3K007AB02 ,  3K007AB17 ,  3K007BA06 ,  3K007DB03 ,  3K007GA00 ,  3K007GA04 ,  5C080AA06 ,  5C080BB05 ,  5C080DD05 ,  5C080DD10 ,  5C080DD12 ,  5C080DD26 ,  5C080EE29 ,  5C080FF03 ,  5C080FF11 ,  5C080HH09 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM