特許
J-GLOBAL ID:200903050583832710
半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
発明者:
,
,
出願人/特許権者:
,
代理人 (1件):
志賀 正武 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-199505
公開番号(公開出願番号):特開2003-017670
出願日: 2001年06月29日
公開日(公表日): 2003年01月17日
要約:
【要約】【課題】 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法において、欠陥が少ないと共にリーク電流が小さく、低コストに製造すること。【解決手段】 Si基板上に絶縁層を介してSiGe層を備えた半導体基板の製造方法であって、第1のSi基板1上に直接又は他の層を介してSiGe層5とSiの第1の表面層6とをこの順に形成して第1の基板Aを作製する工程と、第2のSi基板7上にSi酸化膜の第2の表面層8を形成した第2の基板と前記第1の基板Bとを第1の表面層及び第2の表面層を介して密着させ接合する工程と、該工程後に第1の基板の少なくとも前記第1のSi基板を除去する工程とを備えている。
請求項(抜粋):
Si基板上に絶縁層を介してSiGe層を備えた半導体基板の製造方法であって、第1のSi基板上に直接又は他の層を介して前記SiGe層とSiの第1の表面層とをこの順に形成して第1の基板を作製する工程と、第2のSi基板上にSi酸化膜の第2の表面層を形成した第2の基板と前記第1の基板とを前記第1の表面層及び第2の表面層を介して密着させ接合する工程と、該工程後に前記第1の基板の少なくとも前記第1のSi基板を除去する工程とを備えていることを特徴とする半導体基板の製造方法。
IPC (6件):
H01L 27/12
, H01L 21/20
, H01L 21/308
, H01L 21/336
, H01L 29/161
, H01L 29/786
FI (6件):
H01L 27/12 B
, H01L 21/20
, H01L 21/308 B
, H01L 29/163
, H01L 29/78 618 B
, H01L 29/78 627 D
Fターム (24件):
5F043AA07
, 5F043BB12
, 5F043DD30
, 5F052DA01
, 5F052DA03
, 5F052DB01
, 5F052DB02
, 5F052DB06
, 5F052KB04
, 5F110AA06
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110EE09
, 5F110FF02
, 5F110GG01
, 5F110GG02
, 5F110GG12
, 5F110GG19
, 5F110GG22
, 5F110GG42
, 5F110HJ13
, 5F110QQ16
, 5F110QQ19
引用特許:
引用文献:
前のページに戻る